改進(jìn)的并行CORDIC算法研究及其FPGA實(shí)現(xiàn)
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>193 K
所需積分：0分積分不夠怎么辦？
文檔介紹：在介紹基本CORDIC算法原理的基礎(chǔ)上，介紹了其改進(jìn)的并行算法原理。對并行CORDIC算法進(jìn)行了詳細(xì)敘述，并且使用Verilog HDL描述了該算法。通過模塊復(fù)用，并且采用兩相門控時(shí)鐘等方法，節(jié)省了FPGA資源，保持了信號的同步性。最后在Quartus II下進(jìn)行了綜合、仿真，取得了良好的仿真結(jié)果。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。