基于CPLD的FPGA快速配置電路的設(shè)計(jì)
所屬分類(lèi)：技術(shù)論文
上傳者：aet
文檔大?。?span>165 K
所需積分：0分積分不夠怎么辦？
文檔介紹：介紹了采用CPLD和Flash器件對(duì)FPGA實(shí)現(xiàn)快速并行配置，并給出了具體的硬件電路設(shè)計(jì)和關(guān)鍵模塊的內(nèi)部編程思路。
現(xiàn)在下載
VIP會(huì)員，AET專(zhuān)家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。