大規(guī)模SoC設(shè)計(jì)中的高效FPGA驗(yàn)證技術(shù)的研究與實(shí)現(xiàn)
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>224 K
所需積分：0分積分不夠怎么辦？
文檔介紹：一種針對(duì)大規(guī)模SoC設(shè)計(jì)的高效FPGA驗(yàn)證流程，分析了該流程所涉及的關(guān)鍵技術(shù)：通用硬件平臺(tái)設(shè)計(jì)、FPGA軟件環(huán)境設(shè)計(jì)和軟硬件協(xié)同驗(yàn)證等。采用這些技術(shù)，F(xiàn)PGA平臺(tái)可以快速且真實(shí)地模擬芯片應(yīng)用平臺(tái)，從而實(shí)現(xiàn)軟硬件并行設(shè)計(jì)和協(xié)同驗(yàn)證。該驗(yàn)證流程已靈活應(yīng)用于大規(guī)模SoC項(xiàng)目設(shè)計(jì)中，大大提高了SoC產(chǎn)品的研發(fā)效率。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。