基于FPGA的密碼設(shè)備多處理器協(xié)調(diào)控制技術(shù)研究與設(shè)計
所屬分類：技術(shù)論文
上傳者：aet
文檔大小：8315 K
所需積分：0分積分不夠怎么辦？
文檔介紹：介紹了一種基于FPGA的密碼設(shè)備多處理器模型，結(jié)合模型的特點論述了利用這種多處理器進行協(xié)調(diào)控制的機制以及一般設(shè)計方法。對處理器相互之間的關(guān)系進行了研究與分析，同時也對從處理器與密碼設(shè)備之間的通信流程進行了詳細的分析和設(shè)計。針對共享資源的使用提出了一種基于雙端口RAM的解決方法，提高了系統(tǒng)資源的利用效率。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。