基于FPGA的時(shí)域數(shù)字脈沖壓縮處理器的設(shè)計(jì) | |
所屬分類:技術(shù)論文 | |
上傳者:aet | |
文檔大小:192 K | |
所需積分:0分積分不夠怎么辦? | |
文檔介紹:一種基于FPGA的適用于中小壓縮比情況的時(shí)域數(shù)字脈沖壓縮處理器的實(shí)現(xiàn)方案。該處理器具有使用靈活、便于功能擴(kuò)展、成本低的特點(diǎn),已用于某雷達(dá)信號(hào)處理機(jī)中,性能穩(wěn)定。 | |
現(xiàn)在下載 | |
VIP會(huì)員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2