基于FPGA的時域數(shù)字脈沖壓縮處理器的設(shè)計
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>192 K
所需積分：0分積分不夠怎么辦？
文檔介紹：一種基于FPGA的適用于中小壓縮比情況的時域數(shù)字脈沖壓縮處理器的實現(xiàn)方案。該處理器具有使用靈活、便于功能擴展、成本低的特點，已用于某雷達信號處理機中，性能穩(wěn)定。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。