基于FPGA的等精度頻率計(jì)IP Core設(shè)計(jì)
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>250 K
所需積分：0分積分不夠怎么辦？
文檔介紹：介紹了等精度頻率測(cè)量方法的原理及誤差分析，利用基于FPGA的SoPC技術(shù)在QuartusⅡ5.0環(huán)境下用VHDL語言實(shí)現(xiàn)了等精度頻率計(jì)的軟核IP Core設(shè)計(jì)，并在相應(yīng)的開發(fā)平臺(tái)上作了驗(yàn)證。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。