復(fù)雜數(shù)字視頻信號處理器IP核設(shè)計
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>333 K
所需積分：0分積分不夠怎么辦？
文檔介紹：針對復(fù)雜數(shù)字視頻處理電路的數(shù)據(jù)處理量大、處理過程復(fù)雜、系統(tǒng)工作頻率高、涉及到復(fù)雜嚴(yán)格的時序邏輯關(guān)系的特點(diǎn)，按照場序制彩色FSC原理和VESA標(biāo)準(zhǔn)，采用現(xiàn)代EDA技術(shù)，設(shè)計了一個適于FPGA實現(xiàn)的、應(yīng)用于MD800G6驅(qū)動控制器中的復(fù)雜數(shù)字視頻信號處理器IP核，給出了各個部分的設(shè)計。仿真結(jié)果表明了設(shè)計的可行性。該設(shè)計具有可靠性高、升級容易等特點(diǎn)。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。