基于FPGA的并行DDS
所屬分類：技術論文
上傳者：aet
文檔大小：279 K
所需積分：0分積分不夠怎么辦？
文檔介紹：介紹一種提高直接數字合成器（DDS）系統(tǒng)時鐘頻率的并行處理方法。給出了一個基于現場可編程門陣列（FPGA）的具有400MHz系統(tǒng)時鐘頻率DDS電路的實現方法和實驗測試結果。采用直接中頻輸出方式，輸出頻率范圍250MHz～350MHz，頻率分辨率6Hz，寄生信號抑制50dB。該DDS電路具有接口簡單、使用靈活等優(yōu)點，可用于雷達、電子戰(zhàn)領域的寬帶信號產生。
現在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。