基于FPGA的全數(shù)字Costas環(huán)的設(shè)計(jì)與實(shí)現(xiàn)
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>249 K
所需積分：0分積分不夠怎么辦？
文檔介紹：介紹了傳統(tǒng)模擬Costas環(huán)路存在的問題，通過對(duì)Costas環(huán)路原理的分析，利用連續(xù)時(shí)間域與離散時(shí)間域之間的變換關(guān)系，推導(dǎo)出Costas環(huán)路的離散模型，據(jù)此闡述了環(huán)路各模塊參數(shù)的計(jì)算及電路設(shè)計(jì)。最后利用FPGA對(duì)Costas環(huán)載波恢復(fù)電路進(jìn)行了實(shí)現(xiàn)，并給出了所實(shí)現(xiàn)的RTL原理圖。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。