并行CRC-32校驗(yàn)碼生成算法研究及其實(shí)現(xiàn)
所屬分類(lèi)：技術(shù)論文
上傳者：aet
文檔大?。?span>1592 K
所需積分：0分積分不夠怎么辦？
文檔介紹：在分析串行結(jié)構(gòu)CRC生成算法的基礎(chǔ)上，提出了一種高效的8bit并行CRC-32校驗(yàn)碼生成算法。利用該算法在特定FPGA芯片上實(shí)現(xiàn)了任意字節(jié)的CRC-32校驗(yàn)碼的生成模塊，該模塊僅占用93個(gè)邏輯單元，最高數(shù)據(jù)吞吐量可達(dá)2 400Mbps。
現(xiàn)在下載
VIP會(huì)員，AET專(zhuān)家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。