直接數(shù)字頻率合成器DDS的優(yōu)化設(shè)計(jì)
所屬分類：技術(shù)論文
上傳者：aet
文檔大小：152 K
所需積分：0分積分不夠怎么辦？
文檔介紹：在深入理解DDS基本原理的基礎(chǔ)上，采用多級(jí)流水線控制技術(shù)對(duì)DDS的VHDL語言實(shí)現(xiàn)進(jìn)行了優(yōu)化，并進(jìn)行了異步接口的同步化設(shè)計(jì)，給出了DDS系統(tǒng)的時(shí)序仿真結(jié)果及其在FPGA中的資源占有率。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。