基于SoPC的神經(jīng)網(wǎng)絡(luò)速度控制器的實(shí)現(xiàn)
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>207 K
所需積分：0分積分不夠怎么辦？
文檔介紹：一種基于SoPC的神經(jīng)網(wǎng)絡(luò)速度控制器的設(shè)計(jì)方案。速度控制器采用神經(jīng)網(wǎng)絡(luò)參數(shù)辨識(shí)自適應(yīng)控制，以現(xiàn)場(chǎng)可編程門陣列（FPGA）為硬件平臺(tái)，用Nios II軟核處理器作為上位機(jī)，實(shí)現(xiàn)一個(gè)完整的速度控制器的片上可編程系統(tǒng)（SoPC）。實(shí)驗(yàn)結(jié)果表明，該控制系統(tǒng)能夠滿足現(xiàn)代速度控制系統(tǒng)高速度、高精度的要求。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。