基于FPGA的Ethernet解包電路
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>239 K
所需積分：0分積分不夠怎么辦？
文檔介紹：針對傳統(tǒng)微處理器平臺中存在的接口速率瓶頸問題，提出了基于現(xiàn)場可編程門陣列(FPGA) 的以太網(wǎng)解包電路的硬件實(shí)現(xiàn)方法。主要介紹了接收數(shù)據(jù)幀的實(shí)現(xiàn)方法，該設(shè)計(jì)具有通用性好、可擴(kuò)展性強(qiáng)以及方便易行等優(yōu)點(diǎn), 為高速數(shù)據(jù)采集系統(tǒng)的網(wǎng)絡(luò)化提供了很好的解決方案。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。