基于FPGA的JPEG解碼器設(shè)計(jì)與實(shí)現(xiàn)
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>206 K
所需積分：0分積分不夠怎么辦？
文檔介紹：為滿足SoC中JPEG靜止圖像實(shí)時(shí)解壓縮要求，在完成JPEG解碼器C語言建模的基礎(chǔ)上，采用自頂向下的設(shè)計(jì)方法，完成了JPEG Baseline解碼器設(shè)計(jì)，并在FPGA開發(fā)板上驗(yàn)證了設(shè)計(jì)結(jié)果。該設(shè)計(jì)與ACTEL、4I2I等公司的IP核相比具有相近的解壓縮速度，能滿足實(shí)時(shí)解碼要求。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。