基于FPGA的三線制同步串行通信控制器設(shè)計(jì)
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>238 K
所需積分：0分積分不夠怎么辦？
文檔介紹：了簡(jiǎn)化應(yīng)用系統(tǒng)中的三線制同步串行通信擴(kuò)展接口，減小系統(tǒng)體積，降低系統(tǒng)功耗，通過(guò)研究三線制同步串行通信的原理，利用FPGA，結(jié)合硬件描述語(yǔ)言 VHDL，設(shè)計(jì)了三線制同步串行通信控制器功能框架結(jié)構(gòu)，介紹了各組成模塊的功能及工作過(guò)程，并對(duì)該控制器IP核的接口信號(hào)進(jìn)行了詳細(xì)描述與定義，最后在 Xilinx ISE和ModelSim SE平臺(tái)下對(duì)該控制器IP核進(jìn)行了綜合和功能仿真。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。