pcb layout design(臺(tái)灣硬件工程師15年經(jīng)驗(yàn)
所屬分類：技術(shù)論文
上傳者：serena
標(biāo)簽： PCB 硬件工程師
所需積分：1分積分不夠怎么辦？
文檔介紹： PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS) 1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。 2. SOLDER SIDE(焊錫面、反面)。 3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。 4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。 5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。 6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬 之。 7. NEGATIVE LAYER：通常指多層板之電源層。 8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。 9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。 11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及 INNER PAD 之形狀大小皆應(yīng)相同。 12. Moat : 不同信號(hào)的 Power&amp; GND plane 之間的分隔線 13. Grid : 佈線時(shí)的走線格點(diǎn) 2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用 ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):<BR>PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下： 1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil. 測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。 2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil, 3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。 4. 多層板必須透過(guò)貫穿孔 。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。