- 格式 資料名稱 上傳者 下載量 上傳時間
-
天然氣體積修正儀數(shù)據(jù)采集模塊設(shè)計
aet
8
2010-07-09
-
靜態(tài)時序分析與邏輯（華為內(nèi)部培訓(xùn)資料）
lanxitong
67
2010-07-09
-
基于FPGA的全數(shù)字交流伺服系統(tǒng)信號處理
aet
6
2010-07-06
標(biāo)簽： FPGA
-
基于加強的前景圖像紋理的圖像檢索方法
aet
3
2010-07-06
-
基于FPGA的多通道串行數(shù)據(jù)交換中心的設(shè)計
aet
9
2010-07-06
標(biāo)簽： FPGA
-
ModelSim SE 十分鐘入門
foho
98
2010-07-06
標(biāo)簽： SoPC
-
NIOS II軟件開發(fā)文檔
foho
60
2010-07-06
標(biāo)簽： SoPC
-
Xilinx Verilog培訓(xùn)資料（5）
sidney
105
2010-07-05
標(biāo)簽： FPGA
-
Xilinx Verilog培訓(xùn)資料（4）
sidney
98
2010-07-05
標(biāo)簽： FPGA
-
Xilinx Verilog培訓(xùn)資料（3）
sidney
109
2010-07-05
標(biāo)簽： FPGA
-
Xilinx Verilog培訓(xùn)資料（2）
sidney
102
2010-07-05
標(biāo)簽： FPGA
-
Xilinx Verilog培訓(xùn)資料（1）
sidney
126
2010-07-05
標(biāo)簽： FPGA
-
基于DSP Builder的星座映射與解映射器設(shè)計
aet
14
2010-07-05
標(biāo)簽： 開發(fā)工具
-
基于FPGA的數(shù)據(jù)采集系統(tǒng)的設(shè)計
aet
8
2010-07-05
標(biāo)簽： FPGA
-
用Verilog HDL設(shè)計帶有48字節(jié)RAM的日歷時鐘芯片
aet
40
2010-07-03
-
一種并行幀同步設(shè)計方案的提出、設(shè)計與應(yīng)用
aet
3
2010-07-03
-
基于OR1200的嵌入式SoPC硬件平臺設(shè)計
aet
4
2010-07-03
-
基于新型FPGA實現(xiàn)高速數(shù)字下變頻
aet
7
2010-07-02
-
一種高速并行FFT處理器的VLSI結(jié)構(gòu)設(shè)計
aet
6
2010-07-02
-
基于CYGNAL單片機和FPGA的舞臺吊桿控制器的設(shè)計
aet
4
2010-07-02
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2