- 格式 資料名稱 上傳者 下載量 上傳時間
-
基于高效信道化的偵察接收機設計與實現(xiàn)
chenyy
27
2010-07-13
標簽： FPGA
-
浮點反正切函數(shù)的FPGA實現(xiàn)
chenyy
46
2010-07-13
標簽： FPGA
-
NiosII系統(tǒng)開發(fā)流程
zrtech
21
2010-07-09
標簽： SoPC
-
IIR數(shù)字濾波器的FPGA仿真與實現(xiàn)
aet
21
2010-07-09
-
基于FPGA的交流電動機伺服控制系統(tǒng)的設計
aet
15
2010-07-09
標簽： FPGA
-
天然氣體積修正儀數(shù)據(jù)采集模塊設計
aet
8
2010-07-09
-
靜態(tài)時序分析與邏輯（華為內部培訓資料）
lanxitong
67
2010-07-09
-
基于FPGA的全數(shù)字交流伺服系統(tǒng)信號處理
aet
6
2010-07-06
標簽： FPGA
-
基于加強的前景圖像紋理的圖像檢索方法
aet
3
2010-07-06
-
基于FPGA的多通道串行數(shù)據(jù)交換中心的設計
aet
9
2010-07-06
標簽： FPGA
-
ModelSim SE 十分鐘入門
foho
98
2010-07-06
標簽： SoPC
-
NIOS II軟件開發(fā)文檔
foho
60
2010-07-06
標簽： SoPC
-
Xilinx Verilog培訓資料（5）
sidney
105
2010-07-05
標簽： FPGA
-
Xilinx Verilog培訓資料（4）
sidney
98
2010-07-05
標簽： FPGA
-
Xilinx Verilog培訓資料（3）
sidney
109
2010-07-05
標簽： FPGA
-
Xilinx Verilog培訓資料（2）
sidney
102
2010-07-05
標簽： FPGA
-
Xilinx Verilog培訓資料（1）
sidney
126
2010-07-05
標簽： FPGA
-
基于DSP Builder的星座映射與解映射器設計
aet
14
2010-07-05
標簽： 開發(fā)工具
-
基于FPGA的數(shù)據(jù)采集系統(tǒng)的設計
aet
8
2010-07-05
標簽： FPGA
-
用Verilog HDL設計帶有48字節(jié)RAM的日歷時鐘芯片
aet
40
2010-07-03
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權所有 京ICP備10017138號-2