- 格式 資料名稱 上傳者 下載量 上傳時(shí)間
-
基于短時(shí)能量和短時(shí)過零率的VAD算法及其FPGA實(shí)現(xiàn)
aet
2
2010-05-26
-
基于邊界掃描技術(shù)的數(shù)字系統(tǒng)測試研究
aet
2
2010-05-26
-
多相結(jié)構(gòu)采樣率變換器的FPGA實(shí)現(xiàn)
aet
3
2010-05-26
-
MPEG算法在列車運(yùn)行監(jiān)控系統(tǒng)中的應(yīng)用
aet
2
2010-05-26
-
PXI總線儀用模塊的設(shè)計(jì)與實(shí)現(xiàn)
aet
3
2010-05-26
-
數(shù)字拷貝機(jī)的FPGA設(shè)計(jì)
aet
2
2010-05-26
-
JavaCard CPU的設(shè)計(jì)與FPGA實(shí)現(xiàn)
aet
3
2010-05-26
-
基于流水線的數(shù)字視頻色度空間轉(zhuǎn)換新方法
aet
2
2010-05-26
-
基于FPGA的TCP粘合設(shè)計(jì)與實(shí)現(xiàn)
aet
3
2010-05-26
-
基于FPGA的內(nèi)積算法優(yōu)化
aet
5
2010-05-26
-
DSP智能車制作實(shí)驗(yàn)指導(dǎo)書
bitbdhy
28
2010-05-26
標(biāo)簽： 工藝技術(shù)
-
一種數(shù)碼傳真機(jī)的設(shè)計(jì)與實(shí)現(xiàn)
aet
2
2010-05-25
-
基于VHDL/CPLD的I2C串行總線控制器設(shè)計(jì)及實(shí)現(xiàn)
aet
13
2010-05-25
-
一種基于VHDL的通用全數(shù)字電路人工神經(jīng)網(wǎng)絡(luò)的設(shè)計(jì)
aet
3
2010-05-25
-
一種基于FPGA的可重構(gòu)密碼芯片的設(shè)計(jì)與實(shí)現(xiàn)
aet
6
2010-05-25
-
基于FPGA全新鎖相倍頻系統(tǒng)的設(shè)計(jì)
aet
4
2010-05-25
-
基于Nios的通用編譯碼器的設(shè)計(jì)
aet
5
2010-05-25
-
基于FPGA的可變長度移位寄存器優(yōu)化設(shè)計(jì)
aet
3
2010-05-24
標(biāo)簽： FPGA
-
CPLD在可編程邏輯控制系統(tǒng)中的應(yīng)用研究
aet
8
2010-05-24
標(biāo)簽： CPLD
-
基于最佳接收的UART的設(shè)計(jì)與實(shí)現(xiàn)
aet
8
2010-05-24
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2