? Analog Devices,?Inc.（ADI）最新推出一對時鐘發(fā)生與分配IC——AD9520與AD9522，實現(xiàn)了業(yè)界最佳的器件集成度、低噪聲、低抖動性能與信號輸出靈活性的完美組合。?AD9520與AD9522多輸出時鐘發(fā)生器" title="時鐘發(fā)生器">時鐘發(fā)生器內置一個512?Byte的嵌入式EEPROM存儲器模塊，為系統(tǒng)工程師提供了可用作時鐘源" title="時鐘源">時鐘源和系統(tǒng)時鐘的雙重可編程時鐘解決方案。通過利用片上存儲器對具體的輸出條件集合進行編程，設計工程師可以輕松地將AD9520/2配置為時鐘源，以確保系統(tǒng)上電或復位時初始處理功能的同步。而其它同類的時鐘?IC則需要獨立的時鐘源，為了對系統(tǒng)時鐘芯片進行編程，必須與系統(tǒng)處理器或微控制器進行單獨匹配，這會增加網線卡、無線與寬帶基礎設施、醫(yī)療成像以及數(shù)據(jù)轉換器時鐘設計的器件數(shù)量、成本及復雜性。?

? 除了片上EEPROM以及PLL（鎖相環(huán)），AD9520/2還集成了分頻器、扇出緩沖器，以及振蕩范圍為1.4?GHz?～2.95?GHz的VCO（壓控振蕩器）。還可以使用振蕩頻率高達2.4?GHz的外部3.3?V/5?V?VCO/VCXO（壓控晶體振蕩器）。在200-MHz時鐘信號的10?kHz偏移處，PLL/VCO時鐘發(fā)生電路具有業(yè)界領先的-150dBc/Hz的相位噪聲，時鐘分配輸出通道具有225?fs的超低寬帶抖動性能。

? 對于需要冗余基準的應用來說，兩個基準輸入允許無毛刺切換，同時PLL延遲模式在失去基準信號時仍保持輸出頻率。器件可提供零延遲工作，確保輸入與輸出之間的精確相位校正。AD9520提供4組共12路差分" title="差分">差分LVPECL（低壓正發(fā)射極耦合邏輯）輸出，每路輸出都包括1~32分頻器與相位延遲。AD9522提供12路差分LVDS（低壓差分信號" title="差分信號">差分信號）輸出。兩款器件均可以提供24種頻率高達250?MHz的單端CMOS輸出配置。

AD9520現(xiàn)已批量生產。AD9522現(xiàn)可提供樣片，預計2008年10月批量生產。AD9520與AD9522均采用64引腳LFCSP封裝，千片訂量報價為12.65美元/片。