摘? 要: 提出一種基于DDS技術(shù)的數(shù)字化通用聲納信號模擬器" title="信號模擬器">信號模擬器的實現(xiàn)方案。通過控制DDS器件輸出信號的幅度和相位來模擬成像聲納基陣的輸出,可以對任意距離和方位上目標(biāo)回波進行精確的模擬,并可以模擬運動目標(biāo)的回波信號。討論了多通道信號模擬器在設(shè)計和實現(xiàn)中的具體問題。
關(guān)鍵詞: 聲納? 波束形成? DDS? CPLD
?
近年來隨著海洋開發(fā)和海軍技術(shù)的發(fā)展,聲納設(shè)備的研究越來越受重視。但是由于水聲設(shè)備試驗通常需要適宜的水聲環(huán)境,例如消聲水池、湖泊或海洋等,因而試驗的復(fù)雜性和成本都較高。為了能在普通實驗室環(huán)境中模擬目標(biāo)回波信號,需要針對各種聲納設(shè)備的要求設(shè)計專用的聲納信號模擬器。
1 聲納信號模擬器本原理的基
1.1 波束形成原理簡介
本文旨在研制適用于某種高分辨率成像聲納的信號模擬器。該成像聲納接收聲基陣采用48元等間隔線陣" title="線陣">線陣,工作頻率800kHz,作用距離為0.5～25米,角度分辨率為0.35°。成像聲納對接收基陣信號進行波束形成,從而實現(xiàn)聲圖像的獲取。聲納波束形成的基本原理如圖1所示。
?
圖1是遠(yuǎn)場時等間隔線陣接收回波信號的示意圖[1]。入射聲波與基陣法線方向成θ角平行入射,基元從左至右順序編號為1、2、...i、i+1、...N,基元間距為d。如果選取1號基元為時間參考點,其接收到的信號為Acos2πft,那么相鄰兩個基元間存在聲程差Δ=dsinθ,因此第i個基元接收到的信號為：
其中c為聲速。由于成像聲納是窄帶主動聲納,所以i基元與1號基元接收信號間的相位差是φi=2π(i-1)
sinθ,其中λ為波長。因此要想使線陣定向在θ0方向上,只需將第i個基元的信號延時
即可。
以上是線陣波束形成的基本原理,但這只是遠(yuǎn)場情況下的近似。對于近場條件,這樣的近似產(chǎn)生的誤差會很大。對于本文中的高頻成像聲納,由于全部工作范圍均屬近場條件,所以波束形成時必須采用聚焦方法。其基本原理同上,只是對每個基元信號進行的延遲(或移相)不成線性關(guān)系,本文對此不做詳述。
1.2 聲納信號模擬器原理
用于成像聲納的信號模擬器一般通道數(shù)與基元個數(shù)相同,每個通道的輸出模擬聲納基陣中一個基元的信號。由于成像聲納工作距離較近,并且水聲環(huán)境中高頻段的噪聲級很低,因而接收信噪比通常較高。出于這樣的考慮,信號模擬器的輸出中就不額外加入噪聲。成像聲納工作在較強的混響" title="混響">混響環(huán)境中,由于混響的模擬比較困難,并且對成像的影響并不嚴(yán)重,因而在設(shè)計中也不考慮對混響的模擬,只專注于模擬近場目標(biāo)回波。
根據(jù)用戶輸入的要模擬的點目標(biāo)的方位和距離,信號模擬器計算出相應(yīng)的目標(biāo)回波到達(dá)接收基陣各個基元的相位差,然后按照這些相位差產(chǎn)生相應(yīng)的多路正弦信號。將這些信號加到成像聲納的輸入端,代替真實的基陣輸出,這樣就可在陸上試驗室條件下方便地對成像聲納進行調(diào)試和測量。
1.3 傳統(tǒng)聲納信號模擬器的缺陷
傳統(tǒng)的聲納信號模擬器通常采用一個固定頻率的振蕩器產(chǎn)生與聲納系統(tǒng)工作頻率相同的正弦信號。將本振信號通過一組多抽頭模擬延遲線" title="延遲線">延遲線,然后從延遲線的不同抽頭中引出信號作為模擬器的輸出。這種信號模擬器結(jié)構(gòu)存在若干缺陷和不足。
首先,由于采用模擬器件構(gòu)成抽頭延遲線結(jié)構(gòu),最小可變的延遲長度受限。尤其是考慮到系統(tǒng)的硬件規(guī)模和成本,一般延遲線的抽頭數(shù)目不多,這樣就造成延遲時間和理論值之間存在較大誤差,從而降低了模擬器的精度。
其次,為了實現(xiàn)對不同方位目標(biāo)回波信號的模擬,就必須將不同抽頭延遲線的輸出進行切換或組合,然后作為一個基元的信號輸出到聲納設(shè)備。因此整個模擬器的規(guī)模龐大,且只能模擬若干個離散方位和距離上的目標(biāo),不能實現(xiàn)對任意方位距離上點目標(biāo)回波的模擬,否則復(fù)雜度大增將難以實現(xiàn)。
另外,使用模擬器件構(gòu)成的抽頭延遲線,其通道一致性難以保證,調(diào)試?yán)щy。且延遲線頻率范圍較窄,如果頻率參數(shù)發(fā)生變化將不能正常使用,因此適用范圍窄,性價比很低。
為了克服傳統(tǒng)聲納信號模擬器的這些缺陷,本文采用DDS技術(shù)設(shè)計并實現(xiàn)了新型信號模擬器。這種基于DDS的模擬器結(jié)構(gòu)可以實現(xiàn)對任意方位距離上點目標(biāo)回波信號的精確模擬,適用于不同頻率參數(shù)并具有一定擴展能力,從而具有很高的性價比。
2 DDS構(gòu)成的信號模擬器
2.1 DDS技術(shù)簡介
DDS技術(shù)出現(xiàn)于二十世紀(jì)70年代,是一種全數(shù)字頻率合成技術(shù)。它將先進的數(shù)字信號處理理論與方法引入信號合成領(lǐng)域,實現(xiàn)了合成信號的頻率轉(zhuǎn)換速度與頻率準(zhǔn)確度之間的統(tǒng)一。它具有相位變換連續(xù)、頻率轉(zhuǎn)換速度快、頻率分辨率極高、相位噪聲低、易于用微機等多種方法控制以及體積小、集成度高等多種優(yōu)點,因而近年來DDS在理論和應(yīng)用上得到了飛速的發(fā)展。
DDS的基本結(jié)構(gòu)如圖2所示[2]。
?
由于DDS具有頻率和相位可以精確數(shù)控的特點,因而將DDS器件作為成像聲納信號模擬器的關(guān)鍵部件,并輔以相應(yīng)的控制和接口邏輯等,就可以實現(xiàn)對任意方位和距離目標(biāo)回波的精確模擬。
2.2 DDS構(gòu)成的模擬器結(jié)構(gòu)
基于DDS技術(shù)的成像聲納信號模擬器的結(jié)構(gòu)如圖3所示。
?
模擬器共有48個信號通道,每個通道模擬聲納接收基陣中一個基元的輸出。通道電路由單片DDS器件AD9830及其接口邏輯電路、輸出I-V變換器及濾波和跟隨電路構(gòu)成。各個通道的DDS器件與CPLD之間的接口采用16bit位寬的并行總線。
用戶將要模擬的目標(biāo)方位、距離、信號幅值等信息輸入到主機的應(yīng)用程序界面中,應(yīng)用程序根據(jù)這些信息,按照近場聚焦的算法計算出每個通道信號相對于參考通道的相位差等參數(shù),然后通過RS-232串行總線將這些參數(shù)下傳到信號模擬器中。信號模擬器中的微控制器將這些參數(shù)接收并解碼,并將每個通道信號的頻率和相位等參數(shù)通過CPLD寫入相應(yīng)通道的DDS器件的控制寄存器中。AD9830初始化和參數(shù)設(shè)置[3]的流程圖見圖4。
?
2.3 目標(biāo)距離的模擬
信號模擬器從主機接收到的參數(shù)除了各通道頻率和相位差外,還包括輸出信號的幅度(增益)控制曲線參數(shù)。幅度控制參數(shù)也由單片機解碼并按照曲線的定時參數(shù)發(fā)送到DAC中,數(shù)模轉(zhuǎn)換后的幅度控制信號送入AD9830的Rset端,從而控制了輸出信號的幅度。
這個幅度控制電路是一個開環(huán)系統(tǒng),具有較好的動態(tài)性能,帶寬可達(dá)100kHz。采用適當(dāng)?shù)姆?增益)控制曲線并配合外部觸發(fā)源,可以實現(xiàn)對預(yù)定距離上點目標(biāo)回波信號的模擬。其工作原理如圖5所示。要模擬與接收基陣相距分別為L1和L2的兩個點目標(biāo),則按照模擬器中DAC的轉(zhuǎn)換速率生成相應(yīng)的幅度控制曲線。該幅度控制曲線在模擬器中與外部觸發(fā)信號同步,而外部觸發(fā)信號與成像聲納發(fā)射機同步,即它的上升沿對準(zhǔn)聲納發(fā)射脈沖的前沿時刻。這樣在幅度曲線的控制下就可以精確模擬預(yù)定距離上的點目標(biāo)回波。
?
本文采用的DDS器件AD9830中共有4個相位寄存器,如果事先寫入計算好的相位參數(shù),并且在使用幅度曲線控制的同時配合相應(yīng)的相位轉(zhuǎn)換,就可以在一次發(fā)射回波中模擬最多4個不同方位和距離上的點目標(biāo)。
3 幾個注意事項
3.1 參考時鐘的扇出" title="扇出">扇出(Fan-out)
為了提高系統(tǒng)的可靠性和可擴展能力,整個模擬器采用了3U EuroCard機箱+背板+插板的結(jié)構(gòu),每8個通道電路在一塊插板上實現(xiàn),總線接口和參考時鐘等信號位于背板。這樣的結(jié)構(gòu)造成參考時鐘的布線拓?fù)浔容^復(fù)雜。并且因通道數(shù)較多,所有通道的DDS器件公用一個參考時鐘,時鐘的扇出和布線以及阻抗匹配等就顯得非常重要。如果扇出不合理,造成各通道DDS輸入端的參考時鐘存在延遲,就會影響系統(tǒng)的精度[4]。另外由于參考時鐘頻率高達(dá)50MHz,信號完整性問題也將影響系統(tǒng)的正常工作。
本文采用了Cypress公司的高速時鐘分布器件CY2308,將石英晶體振蕩器產(chǎn)生的參考時鐘扇出為6個獨立的時鐘,分別送到6塊通道板,嚴(yán)格保證每條時鐘信號在PCB上的路徑等長并進行精確的阻抗匹配。同時,每塊通道板中也使用同樣的扇出和布線方法。這樣,各個通道的時鐘間延遲小于200ps,可以保證模擬器的精度。
3.2 混合電路的布線
由于信號模擬器中既存在大量高頻數(shù)字邏輯控制信號,輸出信號又是多通道微弱模擬信號(mV級),因而要特別注重數(shù)?；旌想娐返牟季植季€、退耦、電源和地平面的分割等事項。這方面有許多專著討論,本文不再詳述。值得注意的是,DDS器件的Layout應(yīng)嚴(yán)格按照參考設(shè)計進行,以確保系統(tǒng)的性能。
3.3 DDS器件的安全
單片集成式DDS器件多數(shù)采用CMOS工藝生產(chǎn),比較脆弱易損,在設(shè)計與調(diào)試中應(yīng)特別注意。由于信號模擬器在使用中可能出現(xiàn)輸出被意外短路等情況,因此在輸出級采用跟隨器以避免DDS意外損壞。此外,在設(shè)計幅度控制電路時應(yīng)留有一定余量,避免DDS因輸出電流過大而失效。
本文提出并實現(xiàn)了采用DDS技術(shù)的新型聲納信號模擬器。完成的模擬器樣機克服了傳統(tǒng)模擬技術(shù)結(jié)構(gòu)復(fù)雜、可靠性差、可調(diào)范圍窄等弊端,可以實現(xiàn)對任意方位和距離上點目標(biāo)回波信號的精確模擬,使用方便可靠,在某高頻成像聲納的設(shè)計和調(diào)試中起到了十分關(guān)鍵的作用。同時,該模擬器具有較好的適應(yīng)性和擴展能力,可以用于未來的多種型號成像聲納的調(diào)試,具有很強的工程實用價值和廣闊的應(yīng)用前景。
?
參考文獻
1 李啟虎. 聲納信號處理引論(第二版). 北京:海洋出版社,2000
2 Walt Kester. High Speed DACs and DDS Systems.Analog Devices Inc.,1998
3 CMOS Complete DDS-AD9830 Datasheet. Analog Devices?Inc.,1996
4 Howard W. Johnson, Martin Graham. High-Speed Digital Design. Prentice Hall PTR,1993