《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 可編程邏輯 > 業(yè)界動(dòng)態(tài) > FPGA架構(gòu)的功耗

FPGA架構(gòu)的功耗

低功耗FPGA設(shè)計(jì)的現(xiàn)在和將來
2008-07-24
作者:Tim Tuan和Steve T

??? 減少FPGA的功耗可帶來許多好處,如提高可靠性、降低冷卻成本、簡化電源和供電方式、延長便攜系統(tǒng)" title="便攜系統(tǒng)">便攜系統(tǒng)的電池壽命" title="電池壽命">電池壽命等。無損于性能的低功耗設(shè)計(jì)" title="低功耗設(shè)計(jì)">低功耗設(shè)計(jì)既需要有高功率" title="高功率">高功率效率的FPGA架構(gòu),也需要有能駕馭架構(gòu)組件的良好設(shè)計(jì)規(guī)范" title="設(shè)計(jì)規(guī)范">設(shè)計(jì)規(guī)范。

?

FPGA架構(gòu)的功耗.pdf

本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點(diǎn)。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題,請及時(shí)通過電子郵件或電話通知我們,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。