《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 通信與網(wǎng)絡(luò) > 設(shè)計(jì)應(yīng)用 > 基于FPGA的存儲(chǔ)解決方案——外部SRAM
基于FPGA的存儲(chǔ)解決方案——外部SRAM
摘要: 所謂外部SRAM是指連接在FPGA外部的靜態(tài)RAM(SRAM)。外部SRAM存儲(chǔ)器也有不少種類。對(duì)于外部SRAM的選擇是由應(yīng)用需求的性質(zhì)決定的。使用外部SRAM存儲(chǔ)器既有優(yōu)點(diǎn)又有缺點(diǎn)。
關(guān)鍵詞: 2.5G|3G SRAM FPGA RAM 存儲(chǔ)器
Abstract:
Key words :

        所謂外部RAM" title="SRAM">SRAM是指連接在FPGA外部的靜態(tài)RAM(SRAM)。外部SRAM存儲(chǔ)器也有不少種類。對(duì)于外部SRAM的選擇是由應(yīng)用需求的性質(zhì)決定的。使用外部SRAM存儲(chǔ)器既有優(yōu)點(diǎn)又有缺點(diǎn)。 

       優(yōu)點(diǎn) 

       外部SRAM存儲(chǔ)器提供比片內(nèi)存儲(chǔ)器更大的存儲(chǔ)容量,速度也相當(dāng)快,但是略遜于片內(nèi)存儲(chǔ)器。常用的外部SRAM的容量可達(dá)128KB至10MB。特殊的SRAM可以具有更小或更大的容量。SRAM通常是具有很低的反應(yīng)時(shí)間和高吞吐量的設(shè)備,由于是通過共享的雙向總線連接到FPGA上,外部SRAM的速度較片上存儲(chǔ)器略低。SRAM的接口很簡(jiǎn)單,這使得將SRAM連接到FPGA成為一項(xiàng)簡(jiǎn)單的設(shè)計(jì)工作。你還可以使用多個(gè)外部SRAM共享總線,甚至使用不同種類外部存儲(chǔ)器,比如閃存或SDRAM。

        缺點(diǎn) 

       在基于FPGA的嵌入系統(tǒng)中使用外部SRAM的主要缺點(diǎn)就是成本高以及占用板上空間。SRAM設(shè)備要比其它高容量的存儲(chǔ)器諸如SDRAM,每MB的平均售價(jià)更昂貴。而且SRAM也比SDRAM和“零空間”的FPGA片內(nèi)存儲(chǔ)器平均每MB占用更多的板上空間。

       最佳應(yīng)用場(chǎng)合

        外部SRAM作為存儲(chǔ)中等大小的數(shù)據(jù)模塊的緩沖表現(xiàn)良好??梢允褂猛獠縎RAM作為不適合片內(nèi)存儲(chǔ)器且反應(yīng)時(shí)間又低于SDRAM的數(shù)據(jù)緩存。還可以將多個(gè)SRAM相組合以增加容量。 

        SRAM也是隨機(jī)尋址數(shù)據(jù)的最佳選擇。很多SRAM器件都可以存取無序地址的數(shù)據(jù),反應(yīng)時(shí)間與存取有序地址的數(shù)據(jù)一樣短,而SDRAM在這一點(diǎn)上做得并不好。SRAM是大型LUT的理想存儲(chǔ)器種類,能夠儲(chǔ)存諸如對(duì)于片內(nèi)存儲(chǔ)器來說過于巨大的色彩轉(zhuǎn)換運(yùn)算法則數(shù)據(jù)。 

        外部SRAM作為執(zhí)行存儲(chǔ)器為無緩存的CPU工作時(shí)表現(xiàn)相對(duì)良好。當(dāng)CPU沒有緩存來緩沖其它種類存儲(chǔ)器的高反應(yīng)時(shí)間時(shí),外部SRAM的低反映時(shí)間特性有助于改善CPU的性能。

       不適于應(yīng)用場(chǎng)合

        外部SRAM不適用的系統(tǒng)包括:需要使用大數(shù)據(jù)量存儲(chǔ)器的系統(tǒng)和成本受限的系統(tǒng)。如果系統(tǒng)需求一個(gè)大于10MB的存儲(chǔ)模塊,設(shè)計(jì)者將更傾向于考慮其它種類的存儲(chǔ)器,比如更低廉的SDRAM。

        外部SRAM的種類

        有多種SRAM器件可供選擇。最常見的種類如下:

        異步SRAM – 由于其不依靠時(shí)鐘,所以是最慢的一種SRAM。

        同步SRAM(SSRAM)– 同步SRAM運(yùn)行同步于一個(gè)時(shí)鐘信號(hào) 。同步SRAM的速度比異步SRAM快,但是也更昂貴。

        偽SRAM – 偽SRAM(PSRAM)是指具有SSRAM接口的動(dòng)態(tài)RAM(DRAM)

        零總線周轉(zhuǎn)時(shí)間SRAM –零總線周轉(zhuǎn)時(shí)間SRAM(ZBT SRAM)從讀到寫的轉(zhuǎn)換需要零個(gè)時(shí)鐘周期,這使得它的反應(yīng)時(shí)間很短。ZBT SRAM通常需要一個(gè)專用的控制器使其低反應(yīng)時(shí)間的優(yōu)勢(shì)發(fā)揮出來。

        注意事項(xiàng) 

        為使外部SRAM器件達(dá)到出最佳性能,建議遵循以下原則: 

        使用與連接的主系統(tǒng)控制器的接口數(shù)據(jù)帶寬相同的SRAM。 

        如果管腳使用或板上空間的限制高于系統(tǒng)性能要求,可以使用較連接的控制器的數(shù)據(jù)帶寬小一些的SRAM設(shè)備,以便減少管腳數(shù)量并減少PCB板上可能的存儲(chǔ)器數(shù)量。然而,這種變化將導(dǎo)致降低SRAM接口的性能。

此內(nèi)容為AET網(wǎng)站原創(chuàng),未經(jīng)授權(quán)禁止轉(zhuǎn)載。