7月15日消息，繼此前日媒爆料稱(chēng)臺(tái)積電發(fā)力扇出型面板級(jí)封裝（FOPLP）技術(shù)之后，近日臺(tái)媒進(jìn)一步報(bào)道稱(chēng)，臺(tái)積電已經(jīng)正式成立團(tuán)隊(duì)，在“Pathfinding”（探索）階段規(guī)劃建立“mini line”（試驗(yàn)線）研發(fā)FOPLP技術(shù)。

資料顯示，F(xiàn)OPLP是基于重新布線層（RDL）工藝，將芯片重新分布在大面板上進(jìn)行互連的先進(jìn)封裝技術(shù)，能夠?qū)⒍鄠€(gè)芯片、無(wú)源元件和互連集成在一個(gè)封裝內(nèi)。FOPLP與傳統(tǒng)封裝方法相比，提供了更大的靈活性、可擴(kuò)展性和成本效益。

臺(tái)積電在2016年就開(kāi)發(fā)出了名為InFO（整合扇出型封裝）的FOWLP（扇出型面板級(jí)封裝）技術(shù)，用于蘋(píng)果iPhone 7的A10處理器，之后封測(cè)廠便積極力推FOPLP方案，期望用更低生產(chǎn)成本吸引客戶(hù)，但技術(shù)一直無(wú)法完全突破。目前終端應(yīng)用仍停在成熟制程，如PMIC（電源管理IC）等產(chǎn)品。

現(xiàn)在，臺(tái)積電想將先進(jìn)封裝技術(shù)從wafer level（晶圓級(jí)）轉(zhuǎn)換到panel level（面板級(jí)），目前的試驗(yàn)是采用515mm×510mm的矩形基板，可用面積將會(huì)是目前的12英寸晶圓的3.7多，矩形基板也將使得邊緣留下的未用面積減少。目前臺(tái)積電已成立團(tuán)隊(duì)，計(jì)劃建設(shè)試驗(yàn)線。

業(yè)內(nèi)人士分析稱(chēng)，臺(tái)積電FOPLP可想像成矩形InFO，尺寸更大、成本更低，如何整合臺(tái)積電3D fabric平臺(tái)技術(shù)，一樣可以發(fā)展出2.5D / 3D等先進(jìn)封裝，以供高階產(chǎn)品應(yīng)用服務(wù)。可想像成矩形CoWoS，產(chǎn)品鎖定AI GPU領(lǐng)域，客戶(hù)則是英偉達(dá)等大廠。如進(jìn)展順利，2026~2027年或亮相。

而在臺(tái)積電之前，英特爾、三星、AMD等都已經(jīng)在積極的布局面板級(jí)封裝技術(shù)以及玻璃基板技術(shù)。

據(jù)介紹，AMD的FOPLP技術(shù)的初期合作對(duì)象為日月光投控、力成，終端應(yīng)用或用在PC或游戲機(jī)芯片。業(yè)界人士分析，過(guò)去PC、游戲機(jī)封裝方式以FC-BGA為主，新品有可能升級(jí)到CoWoS等級(jí)。由于這類(lèi)消費(fèi)性產(chǎn)品成本敏感度高，芯片設(shè)計(jì)廠商積極尋求更具成本效益的先進(jìn)封裝解決方案，最快2027年可看到產(chǎn)品上市。