《電子技術應用》
您所在的位置:首頁 > 模擬設計 > 業(yè)界動態(tài) > 新思科技面向Intel代工推出可量產的多裸晶芯片設計參考流程

新思科技面向Intel代工推出可量產的多裸晶芯片設計參考流程

加速芯片創(chuàng)新
2024-07-10
來源:芯智訊

1.jpeg

新思科技(Synopsys, Inc.)近日宣布推出面向英特爾代工EMIB先進封裝技術的可量產多裸晶芯片設計參考流程,該流程采用了Synopsys.ai? EDA全面解決方案和新思科技IP。該經過優(yōu)化的參考流程提供了一個統(tǒng)一的協(xié)同設計與分析解決方案,通過新思科技3DIC Compiler加速從芯片到系統(tǒng)的各個階段的多裸晶芯片設計的探索和開發(fā)。此外,新思科技3DSO.ai與新思科技3DIC Compiler原生集成,實現了信號、電源和熱完整性的優(yōu)化,極大程度地提高了生產力并優(yōu)化系統(tǒng)性能。

新思科技EDA事業(yè)部戰(zhàn)略與產品管理副總裁Sanjay Bali表示:“隨著帶寬需求飆升至全新高度,許多公司正在加速轉向多裸晶芯片設計,以提高其人工智能(AI)和高性能計算(HPC)應用的處理能力和性能。我們與英特爾代工長期深入合作,面向其EMIB封裝技術打造可量產的AI驅動型多裸晶芯片設計參考流程,為我們的共同客戶提供了全面的解決方案,助力他們成功開發(fā)十億至萬億級晶體管的多裸晶芯片系統(tǒng)?!?/p>

英特爾代工副總裁兼生態(tài)系統(tǒng)技術辦公室總經理Suk Lee表示:“應對多裸晶芯片架構在設計和封裝上的復雜性,需要采用一種全面整體的方法來解決散熱、信號完整性和互連方面的挑戰(zhàn)。英特爾代工的制造與先進封裝技術,結合新思科技經認證的多裸晶芯片設計參考流程和可信IP,為開發(fā)者提供了一個全面且可擴展的解決方案,使他們能夠利用英特爾代工EMIB封裝技術來快速實現異構集成?!?/p>

面向多裸晶芯片設計的AI驅動型EDA參考流程和IP

新思科技為快速異構集成提供了一個全面且可擴展的多裸晶芯片系統(tǒng)解決方案。該從芯片到系統(tǒng)的全面解決方案可實現早期架構探索、快速軟件開發(fā)和系統(tǒng)驗證、高效的芯片和封裝協(xié)同設計、穩(wěn)健的芯片到芯片連接,以及更高的制造和可靠性。新思科技3DIC Compiler是該多裸晶芯片系統(tǒng)解決方案的關鍵組成部分,它與Ansys? RedHawk-SC Electrothermal?多物理場技術相結合,解決了2.5D/3D多裸晶芯片設計中關鍵的供電和散熱的簽核問題,已經被多位全球領先科技客戶采用。此外,該解決方案還可通過針對2.5D和3D多裸晶芯片設計的自主AI驅動型優(yōu)化引擎新思科技3DSO.ai,迅速地大幅提升系統(tǒng)性能和成果質量。

目前,新思科技正在面向英特爾代工工藝技術開發(fā)IP,提供構建多裸晶芯片封裝所需的互連,降低集成風險并加快產品上市時間。相較于傳統(tǒng)的手動流程,新思科技IP和新思科技3DIC Compiler相結合可以提供自動布線、中介層研究和信號完整性分析,從而減少工作量高達30%,并提升成果質量15%(以裕度衡量)。


Magazine.Subscription.jpg

本站內容除特別聲明的原創(chuàng)文章之外,轉載內容只為傳遞更多信息,并不代表本網站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創(chuàng)文章及圖片等內容無法一一聯(lián)系確認版權者。如涉及作品內容、版權和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當措施,避免給雙方造成不必要的經濟損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。