《電子技術(shù)應(yīng)用》
您所在的位置:首頁(yè) > 通信與網(wǎng)絡(luò) > 業(yè)界動(dòng)態(tài) > PCIe路線圖推進(jìn)遲緩令人失去耐心

PCIe路線圖推進(jìn)遲緩令人失去耐心

2024-06-17
來(lái)源:芯智訊

多年來(lái),作為 PCI-SIG(負(fù)責(zé)控制 PCI-Express 規(guī)范開(kāi)發(fā)的組織)的副總裁,理查德·所羅門 (Richard Solomon) 一直聽(tīng)到各種抱怨。比如,有人問(wèn)PCI-SIG組織需要多長(zhǎng)時(shí)間才能將最新規(guī)范推向業(yè)界。要知道CPU 和 GPU 制造商通常以兩年為周期發(fā)布最新最好的芯片,更不用說(shuō)網(wǎng)絡(luò)交換芯片和以太網(wǎng)和 InfiniBand 接口卡的芯片制造商了,相比之下PCI-SIG新規(guī)范推出的時(shí)間要長(zhǎng)的多。

目前,PCI-SIG 已進(jìn)入穩(wěn)定的三年周期,PCI-Express 6.0 將于 2022 年發(fā)布,PCI-Express 將于明年發(fā)布。Solomon 表示,這三年是推出新規(guī)范、為其獲取硅片以及讓成員通過(guò)其合規(guī)研討會(huì)運(yùn)行其產(chǎn)品以確保其能夠被添加到該組織的集成商名單所需的時(shí)間。這一切都是在為期六個(gè)月的初步 FYI 測(cè)試階段之后進(jìn)行的,PCI-Express 6.0 的測(cè)試于本月初開(kāi)始。

所羅門在本周于加利福尼亞州圣克拉拉舉行的 2024 年 PCI-SIG 開(kāi)發(fā)者大會(huì)上告訴記者和分析師,所有這一切都需要時(shí)間。

“我們收到了很多關(guān)于這個(gè)問(wèn)題的疑問(wèn),”他說(shuō)?!澳銈?yōu)槭裁床荒芗涌焖俣龋繛槭裁椿诉@么長(zhǎng)時(shí)間?你們?cè)谧鍪裁矗看鸢笇?shí)際上是從完成規(guī)范到有硅片需要一段時(shí)間。在有硅片之前,我們真的無(wú)法開(kāi)展合規(guī)計(jì)劃。所以我們盡可能早地開(kāi)始,實(shí)際上,我們已經(jīng)到了 2024 年中期。PCI-Express 6.0 規(guī)范于 2022 年 1 月發(fā)布。業(yè)界花了整整兩年,幾乎兩年半的時(shí)間,才達(dá)到測(cè)試和有硅片的程度。所有這些都存在。我們?cè)诤弦?guī)計(jì)劃中實(shí)際上進(jìn)展得相當(dāng)快。如果這聽(tīng)起來(lái)像一個(gè)借口,我很抱歉。我們真的不是故意的。這只是解釋我們?nèi)粘贪才胖械氖虑?。?/p>

Next Platform去年曾指出,PCI-SIG 需要加快其時(shí)間表,并努力使 PCI-Express 的路線圖與芯片制造商和服務(wù)器供應(yīng)商的路線圖保持同步。對(duì)于同時(shí)擁有以太網(wǎng)、InfiniBand和Nvidia 專有的 GPU 內(nèi)置 NVLink 的行業(yè)來(lái)說(shuō),這是一種廣泛使用的互連,預(yù)計(jì)隨著基于 CXL 的分層和共享主內(nèi)存的使用增加,對(duì) PCI-Express 的需求將會(huì)增加。

但是,一個(gè)擁有如此多成員的組織(目前大約有 970 個(gè)成員,并且還在不斷增長(zhǎng))以及針對(duì)每項(xiàng)規(guī)范的高度審議流程可能無(wú)法以速度為目的。規(guī)范有無(wú)數(shù)委員會(huì)和工作組,這可能導(dǎo)致各種變更、預(yù) FYI 和 FYI 測(cè)試以及合規(guī)研討會(huì)。

1.jpg

“完成合規(guī)計(jì)劃的設(shè)備可以選擇在我們的網(wǎng)站創(chuàng)新者名單上列出,會(huì)員(實(shí)際上非 SIG 會(huì)員也可以,因?yàn)檫@是一個(gè)公開(kāi)訪問(wèn)的網(wǎng)站)可以查看,并在做出購(gòu)買和設(shè)計(jì)決策時(shí)根據(jù)我們的合規(guī)測(cè)試決定他們可能要考慮哪些產(chǎn)品,”Solomon 說(shuō)?!拔覀兊暮弦?guī)計(jì)劃不是驗(yàn)證或認(rèn)證計(jì)劃。我們真正關(guān)注的是……互操作性。我們的合規(guī)計(jì)劃測(cè)試對(duì)互操作性最重要的東西。對(duì)于像這樣的高速信號(hào)總線,很多測(cè)試都是電氣測(cè)試。”

從所有這些來(lái)看,PCI-Express 7.0 規(guī)范預(yù)計(jì)將在明年年中至年末的某個(gè)時(shí)候獲得批準(zhǔn),其集成商名單很可能會(huì)在 2028 年出爐,他補(bǔ)充說(shuō):“我希望我們能做得更快。我希望硅片能更快地問(wèn)世?!@就是我們現(xiàn)實(shí)的情況?!?/p>

盡管如此,所羅門表示 PCI-SIG 能夠領(lǐng)先于行業(yè)需求。從下圖可以看出,盡管 4.0 規(guī)范發(fā)布得非常晚,但 PCI-Express 6.0 和 7.0 規(guī)范中的帶寬能力比每三年翻一番的 I/O 帶寬節(jié)奏領(lǐng)先了大約三年。

2.jpg

“你們中的一些人已經(jīng)在這里呆了很長(zhǎng)時(shí)間,他們指出了 PCI-Express 4.0 的小問(wèn)題,并為此感到沮喪……但在過(guò)去幾年里,我們?cè)O(shè)法將開(kāi)發(fā)此規(guī)范的時(shí)間與行業(yè)真正需要帶寬的時(shí)間保持在三到四年的差距,”他說(shuō)?!吧鷳B(tài)系統(tǒng)中總有一部分需要越來(lái)越多的帶寬。但……我們?cè)诒3诸I(lǐng)先地位并繼續(xù)開(kāi)發(fā)人們可以使用的可靠規(guī)范方面做得相當(dāng)不錯(cuò)?!?/p>

那么 PCI-Express 7.0 目前的情況如何?版本 0.5(該版本的第一個(gè)正式草案)現(xiàn)已發(fā)布。PCI-SIG 將最高數(shù)據(jù)速率提高到每秒 128 千兆傳輸 (GT/s),提高了能效,并保留了與前幾代規(guī)范的向后兼容性。它還保留了從 PCI-Express 6.0 開(kāi)始的 Flit Mode 編碼和 PAM4 信號(hào)。

3.jpg

“我們的主要工作是維持 PAM4 信號(hào),維持我們?yōu)?PCI-Express 6.0 開(kāi)發(fā)的 Flit 模式,所有這些,并且真正專注于速度翻倍,”Solomon 說(shuō)?!皩鬏斔俣忍岣叩矫棵?128 千兆是重點(diǎn)。我們首先要保持向后兼容性。這是 PCI-Express 的重要組成部分。多年來(lái),我們成功推出了所有 PCI-Express 規(guī)格。我們一直在努力提高能效,雖然我有點(diǎn)笑了,因?yàn)槟鷷?huì)看到每秒 128 千兆的傳輸速度與我們?cè)瓉?lái)的每秒 2.5 千兆的傳輸速度相比。是的,它比 2003 年消耗更多的電量。”

他說(shuō),功能平衡也很重要,并補(bǔ)充說(shuō):“PCI-Express 不一定是你能買到的最快的技術(shù)。它肯定不是最便宜的技術(shù)。但我們?cè)噲D實(shí)現(xiàn)這種性價(jià)比最佳的平衡——努力提供真正高的帶寬,真正合理的實(shí)施。因此,你為 PHY 選擇的硅技術(shù)就是你選擇的 PCB 技術(shù)。”

PCI-Express 7.0 還遵循了以前的規(guī)范,根據(jù)組織的產(chǎn)品需求為其提供一系列選項(xiàng),如下表所示:

4.jpg

這些選項(xiàng)是 PCI-Express 的關(guān)鍵點(diǎn)。Solomon 表示,圖表頂部的通道數(shù)與硅片面積有關(guān),并指出 16 條通道將比兩條通道占用更多的硅片空間。但是,你可以用更便宜的工藝技術(shù)實(shí)現(xiàn) 16 條通道;兩條通道占用的面積較少,但要實(shí)現(xiàn) 128 GT/s 可能需要更昂貴的硅片?!斑@只是給生態(tài)系統(tǒng)提供了選擇的機(jī)會(huì),”他說(shuō)?!澳憧梢赃x擇帶寬,然后看看什么對(duì)你的特定產(chǎn)品很重要,然后選擇你想要的一個(gè)矩形。”

一些供應(yīng)商利用 PCI-SIG 活動(dòng)推出了最新的 PCI-Express 7.0 產(chǎn)品。Rambus 宣布推出其 PCI-Express 7.0 IP 產(chǎn)品組合,旨在處理生成 AI 和 HPC 工作負(fù)載帶來(lái)的高數(shù)據(jù)量。該套件中包括高帶寬和低延遲控制器、重定時(shí)器、多端口交換機(jī)及其 PCIe XpressAgent,可幫助客戶快速推出首款芯片。

Synopsys 推出了自己的 PCI-Express 7.0 產(chǎn)品組合,其中包括控制器、IDE 安全模塊、PHY 和驗(yàn)證 IP,這將有助于芯片制造商解決移動(dòng) AI 工作負(fù)載的帶寬和延遲需求,而 Cadence 展示了其 PCI-Express 7.0 IP,用于通過(guò)非重定時(shí)光學(xué)器件每秒發(fā)送和接收 128 千兆傳輸。


Magazine.Subscription.jpg

本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點(diǎn)。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無(wú)法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問(wèn)題,請(qǐng)及時(shí)通過(guò)電子郵件或電話通知我們,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。