-以下文章來源于信號完整性 ，作者蔣修國-

編者注：擴頻時鐘是一個非常好的器件或者功能，這是對于EMC工程師而言的，而對于SI工程師來講，這可能是導致某些抖動增大問題的根源。

EMI是電子產(chǎn)品設計工程師不可繞開的一個話題。很多工程師在設計時都會遇到如何減小EMI的影響，使產(chǎn)品能正常的工作或者上市。

當然，解決EMI問題的方法非常多，比如做好電路匹配、做好隔離、屏蔽、減緩信號邊沿變化速率等等。

減緩邊沿變化速率的方法有使用端接的方法、減小信號的驅動能力、使用擴頻時鐘等。

本文主要分享的是擴頻時鐘。擴頻時鐘（SSC：Spread Spectrum Clock）是為了防止數(shù)字信號或者時鐘由于頻譜在某個頻點上功率過高而引起的EMI問題，所以對時鐘或者數(shù)據(jù)的周期進行周期性調制（三角波調制）。SSC的單位是ppm（百萬分之一個時鐘或者一個數(shù)據(jù)的周期），該值表示最大的時鐘周期或者數(shù)據(jù)周期為UI*(1+Xppm)。

以前使用SSC都是外部器件，一般在電路上加上SSC器件，如下圖所示：

當使用SSC之后，其EMI輻射能量會顯著降低，并且波峰更加的寬平：

現(xiàn)在很多總線，如USB3.0、QPI、PCIE、SATA、SAS等信號都支持SSC功能，并不需要在外部添加額外的SSC器件。使用SSC功能可以大幅降低無用的輻射，從而減少旁路電容、扼流圈、磁珠以及屏蔽罩等其他抑制干擾組件的使用，這樣能有助于實現(xiàn)產(chǎn)品快速上市，并且能使產(chǎn)品小型化。

在某些高速串行總線測試時，也會針對SSC項進行測試，如下圖則為SB3.0 5Gbps 使用CP1 碼型測量SSC 的結果：

當然，為什么要針對性的測試呢？其中一個重要原因就是SSC確實能抑制EMI的影響，但是會導致信號的抖動增加。如果抖動過大或者超過總線規(guī)范要求時，這就有可能導致信號的誤碼增加，進而影響到電子產(chǎn)品系統(tǒng)的穩(wěn)定性。所以在產(chǎn)品設計過程中，要平衡EMI的表現(xiàn)和SI的性能。