《電子技術(shù)應(yīng)用》
您所在的位置：首頁 > 其他 > 設(shè)計(jì)應(yīng)用 > 基于CPS的微系統(tǒng)模塊DDR3信號PISI分析
基于CPS的微系統(tǒng)模塊DDR3信號PISI分析
電子技術(shù)應(yīng)用 11期
袁金煥，王艷玲，孫麗娟，楊巧，殷麗麗
（西安微電子技術(shù)研究所，陜西 西安710065）
摘要： 對微系統(tǒng)分部件的TSV、管殼和微模組，分別從信號完整性分析過程中建模的參數(shù)設(shè)置、DDR3電源分配系統(tǒng)（Power Delivery Network，PDN）的直流壓降分析和交流阻抗分析、信號分析、判據(jù)等方面進(jìn)行了闡述，并結(jié)合芯片電源模型 （Chip Power Model， CPM）和PCB板進(jìn)行基于芯片封裝系統(tǒng)（Chip Package System， CPS）的協(xié)同設(shè)計(jì)。提出微系統(tǒng)中分部件參數(shù)設(shè)置的方法，電源完整性（Power Integrity，PI）直流仿真和交流阻抗低阻抗設(shè)計(jì)方法，完整鏈路級聯(lián)分析DDR3信號完整性（Signal Integrity，SI）的方法。從DDR3時(shí)域分析圖和時(shí)序腳本得出該分析方法效果顯著，可指導(dǎo)微系統(tǒng)PISI分析及版圖優(yōu)化。
關(guān)鍵詞： 微模組 CPS PDN 級聯(lián)
中圖分類號：TN402
文獻(xiàn)標(biāo)志碼：A
DOI: 10.16157/j.issn.0258-7998.223702
引用格式： 袁金煥，王艷玲，孫麗娟，等. 基于CPS的微系統(tǒng)模塊DDR3信號PISI分析[J]. 電子技術(shù)應(yīng)用，2023，49(11)：62-68.
DDR3 signal PISI analysis of micro-system module based on CPS
Yuan Jinhuan，Wang Yanling，Sun Lijuan，Yang Qiao，Yin Lili
(Xi′an Microelectronics Technology Institute， Xi′an 710065， China)
Abstract： The TSV, pipeline, sales and micro-module of the micro-system components are carried out from the parameter settings modeling, DC voltage drop analysis and AC impedance analysis of DDR3 power delivery network, signal analysis methods, criteria. Collaborative design based on chip package system is completed combined with the chip power model and PCB boards. The paper proposes a method for setting component parameters, power integrity DC simulation and AC low impedance design method, and complete cascade connection analysis method of DDR3 signal integrity. The effect of the method is perfect obtained from the DDR3 time domain analysis and timing script, and the research can guide the micro-system PISI analysis and the layout optimization.
Key words : micro-system components；CPS；PDN；cascade

【引言】

現(xiàn)有DDR3信號仿真方法，對簡單2D結(jié)構(gòu)的PCB板來說，板材及結(jié)構(gòu)單一，已形成很多成熟的規(guī)范及仿真指導(dǎo)方法。QJ3103A-2011印制電路板設(shè)計(jì)要求中對過孔及電流密度均有明確合格判定標(biāo)準(zhǔn)，在Mentor公司Hyperlynx和Ansys公司的Siwave軟件中也有成熟的仿真流程。然而，微系統(tǒng)模塊中采用新型材料以及復(fù)雜3D堆疊結(jié)構(gòu)的TSV板、微模組、管殼。在一個(gè)封裝內(nèi)通過基板互連成為一個(gè)完整的復(fù)雜功能芯片[1]，IC裸芯片管腳數(shù)目、基板上集成的裸芯片和無源元件越來越多，基板層數(shù)、布線密度、傳遞的信號頻率均迅速提升[2]。信號通路經(jīng)過TSV轉(zhuǎn)接板的走線、TSV孔、焊球、管殼基板的走線、過孔、焊球，到另一個(gè)硅轉(zhuǎn)接板；模塊應(yīng)用時(shí)還需要對外引出到達(dá)PCB板的走線、過孔和芯片；信號完整性仿真是一個(gè)發(fā)送芯片-信號通道-接收芯片的系統(tǒng)概念，微系統(tǒng)內(nèi)分部件和PCB板要協(xié)同進(jìn)行PISI仿真和優(yōu)化；并需要分析3D堆疊結(jié)構(gòu)中提取S參數(shù)方可達(dá)到仿真精度的方法以及電源直流和交流分析的合格判定標(biāo)準(zhǔn)等。目前微系統(tǒng)模塊對PISI均無成熟的分析方法及判定標(biāo)準(zhǔn)。

本文提出基于CPS的微系統(tǒng)模塊DDR3信號電源完整性和信號完整性分析方法，能夠進(jìn)行3D堆疊結(jié)構(gòu)TSV硅基板、管殼、微模組分部件的仿真建模、疊層設(shè)置、Solder Ball參數(shù)設(shè)置；分部件電源PI的DC分析，并指出TSV板和管殼合并集成分析的優(yōu)點(diǎn)及判定依據(jù)；分部件結(jié)合PCB板基于CPS的AC低阻抗PDN的PI分析；微系統(tǒng)中從發(fā)送芯片-信號通道-接收芯片全鏈路DDR3信號SI分析。本案依據(jù)一款NOP微系統(tǒng)和測試PCB板進(jìn)行詳細(xì)分析說明。


文章詳細(xì)內(nèi)容下載請點(diǎn)擊：基于CPS的微系統(tǒng)模塊DDR3信號PISI分析AET-電子技術(shù)應(yīng)用-最豐富的電子設(shè)計(jì)資源平臺 (chinaaet.com)

【作者信息】

袁金煥，王艷玲，孫麗娟，楊巧，殷麗麗

（西安微電子技術(shù)研究所，陜西 西安710065）




此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。