《電子技術應用》
您所在的位置：首頁 > 其他 > 设计应用 > 基于CPS的微系统模块DDR3信号PISI分析
基于CPS的微系统模块DDR3信号PISI分析
电子技术应用 11期
袁金焕，王艳玲，孙丽娟，杨巧，殷丽丽
（西安微电子技术研究所，陕西 西安710065）
摘要： 对微系统分部件的TSV、管壳和微模组，分别从信号完整性分析过程中建模的参数设置、DDR3电源分配系统（Power Delivery Network，PDN）的直流压降分析和交流阻抗分析、信号分析、判据等方面进行了阐述，并结合芯片电源模型 （Chip Power Model， CPM）和PCB板进行基于芯片封装系统（Chip Package System， CPS）的协同设计。提出微系统中分部件参数设置的方法，电源完整性（Power Integrity，PI）直流仿真和交流阻抗低阻抗设计方法，完整链路级联分析DDR3信号完整性（Signal Integrity，SI）的方法。从DDR3时域分析图和时序脚本得出该分析方法效果显著，可指导微系统PISI分析及版图优化。
關鍵詞： 微模组 CPS PDN 级联
中圖分類號：TN402
文獻標志碼：A
DOI: 10.16157/j.issn.0258-7998.223702
引用格式： 袁金煥，王艷玲，孫麗娟，等. 基于CPS的微系統(tǒng)模塊DDR3信號PISI分析[J]. 電子技術應用，2023，49(11)：62-68.
DDR3 signal PISI analysis of micro-system module based on CPS
Yuan Jinhuan，Wang Yanling，Sun Lijuan，Yang Qiao，Yin Lili
(Xi′an Microelectronics Technology Institute， Xi′an 710065， China)
Abstract： The TSV, pipeline, sales and micro-module of the micro-system components are carried out from the parameter settings modeling, DC voltage drop analysis and AC impedance analysis of DDR3 power delivery network, signal analysis methods, criteria. Collaborative design based on chip package system is completed combined with the chip power model and PCB boards. The paper proposes a method for setting component parameters, power integrity DC simulation and AC low impedance design method, and complete cascade connection analysis method of DDR3 signal integrity. The effect of the method is perfect obtained from the DDR3 time domain analysis and timing script, and the research can guide the micro-system PISI analysis and the layout optimization.
Key words : micro-system components；CPS；PDN；cascade

【引言】

現(xiàn)有DDR3信號仿真方法，對簡單2D結構的PCB板來說，板材及結構單一，已形成很多成熟的規(guī)范及仿真指導方法。QJ3103A-2011印制電路板設計要求中對過孔及電流密度均有明確合格判定標準，在Mentor公司Hyperlynx和Ansys公司的Siwave軟件中也有成熟的仿真流程。然而，微系統(tǒng)模塊中采用新型材料以及復雜3D堆疊結構的TSV板、微模組、管殼。在一個封裝內通過基板互連成為一個完整的復雜功能芯片[1]，IC裸芯片管腳數(shù)目、基板上集成的裸芯片和無源元件越來越多，基板層數(shù)、布線密度、傳遞的信號頻率均迅速提升[2]。信號通路經(jīng)過TSV轉接板的走線、TSV孔、焊球、管殼基板的走線、過孔、焊球，到另一個硅轉接板；模塊應用時還需要對外引出到達PCB板的走線、過孔和芯片；信號完整性仿真是一個發(fā)送芯片-信號通道-接收芯片的系統(tǒng)概念，微系統(tǒng)內分部件和PCB板要協(xié)同進行PISI仿真和優(yōu)化；并需要分析3D堆疊結構中提取S參數(shù)方可達到仿真精度的方法以及電源直流和交流分析的合格判定標準等。目前微系統(tǒng)模塊對PISI均無成熟的分析方法及判定標準。

本文提出基于CPS的微系統(tǒng)模塊DDR3信號電源完整性和信號完整性分析方法，能夠進行3D堆疊結構TSV硅基板、管殼、微模組分部件的仿真建模、疊層設置、Solder Ball參數(shù)設置；分部件電源PI的DC分析，并指出TSV板和管殼合并集成分析的優(yōu)點及判定依據(jù)；分部件結合PCB板基于CPS的AC低阻抗PDN的PI分析；微系統(tǒng)中從發(fā)送芯片-信號通道-接收芯片全鏈路DDR3信號SI分析。本案依據(jù)一款NOP微系統(tǒng)和測試PCB板進行詳細分析說明。


文章詳細內容下載請點擊：基于CPS的微系統(tǒng)模塊DDR3信號PISI分析AET-電子技術應用-最豐富的電子設計資源平臺 (chinaaet.com)

【作者信息】

袁金煥，王艷玲，孫麗娟，楊巧，殷麗麗

（西安微電子技術研究所，陜西 西安710065）




此內容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權禁止轉載。