《電子技術(shù)應(yīng)用》
您所在的位置：首頁(yè) > 测试测量 > 设计应用 > 芯片样品验证平台自适应和同步测试功能的设计与实现
芯片样品验证平台自适应和同步测试功能的设计与实现
2023年电子技术应用第2期
徐靖林，王栋，魏斌，王赟，窦志军，成嵩
北京智芯微电子科技有限公司，北京 100192
摘要： 目前，芯片设计公司在对量产级的芯片进行样品验证时，传统的样品验证方法大多是基于芯片自身特点来设计相应的测试设备，然后通过测试夹具对芯片样品逐一测试，不同的芯片会设计不同的测试设备。提出了一种自适应且可同步测试的样品验证平台方案，既可以实现同时测试多颗芯片，也可以对不同接口的芯片进行测试；既可以进行可靠性实验测试，也可以进行其他功能的测试，大大节省了测试设备的维护成本，提高测试效率。
中圖分類號(hào)：TN06
文獻(xiàn)標(biāo)志碼：A
DOI: 10.16157/j.issn.0258-7998.223053
中文引用格式： 徐靖林，王棟，魏斌，等. 芯片樣品驗(yàn)證平臺(tái)自適應(yīng)和同步測(cè)試功能的設(shè)計(jì)與實(shí)現(xiàn)[J]. 電子技術(shù)應(yīng)用，2023，49(2)：55-60.
英文引用格式： Xu Jinglin，Wang Dong，Wei Bin，et al. Design and implementation of adaptive and synchronous test function of chip sample verification platform[J]. Application of Electronic Technique，2023，49(2)：55-60.
Design and implementation of adaptive and synchronous test function of chip sample verification platform
Xu Jinglin，Wang Dong，Wei Bin，Wang Yun，Dou Zhijun，Cheng Song
Beijing Smart-Chip Microelectronics Technology Co.， Ltd.， Beijing 100192， China
Abstract： At present, in chip design companies, sample verification is carried out for mass production chips. Most of the traditional sample verification methods design corresponding test equipment based on the characteristics of the chip, and then test the chip samples one by one through the test fixture. Different chips will design different test equipment. In this paper, an adaptive and synchronous test sample verification platform scheme is proposed, which can not only test multiple chips at the same time, but also test chips with different interfaces. It can not only test the reliability experiment, but also test other functions, which greatly saves the maintenance cost of test equipment and improves the test efficiency.
Key words : adaptive；synchronous test；sample verification；test platform

0　引言

    隨著芯片行業(yè)的快速發(fā)展，在芯片設(shè)計(jì)公司，芯片測(cè)試貫穿于整個(gè)設(shè)計(jì)生產(chǎn)過(guò)程中，測(cè)試驗(yàn)證是芯片設(shè)計(jì)中非常重要的一部分。當(dāng)芯片量產(chǎn)回來(lái)，首要的任務(wù)是對(duì)芯片所有的功能和性能進(jìn)行充分的測(cè)試驗(yàn)證，只有經(jīng)過(guò)全面驗(yàn)證達(dá)到預(yù)期的設(shè)計(jì)指標(biāo)，才能推進(jìn)市場(chǎng)。而對(duì)于量產(chǎn)級(jí)的芯片，驗(yàn)證通常選取一定比例數(shù)量來(lái)進(jìn)行抽樣測(cè)試。

    目前，傳統(tǒng)的芯片樣品驗(yàn)證，在行業(yè)內(nèi)大多是基于自身芯片特征設(shè)計(jì)相應(yīng)的測(cè)試設(shè)備，通過(guò)測(cè)試夾具來(lái)逐一測(cè)試，針對(duì)不同的芯片需要設(shè)計(jì)不同的測(cè)試設(shè)備。圖1為傳統(tǒng)的芯片樣品驗(yàn)證單板測(cè)試電路結(jié)構(gòu)。單板測(cè)試對(duì)于樣品數(shù)量要求多、測(cè)試時(shí)間長(zhǎng)的測(cè)試項(xiàng)目來(lái)說(shuō)，搭建環(huán)境、測(cè)試儀器設(shè)備的利用率以及時(shí)間配置完全不占優(yōu)勢(shì)，大大降低了測(cè)試效率，導(dǎo)致項(xiàng)目周期延長(zhǎng)。




本文詳細(xì)內(nèi)容請(qǐng)下載：http://ihrv.cn/resource/share/2000005169。




作者信息：

徐靖林，王棟，魏斌，王赟，竇志軍，成嵩

（北京智芯微電子科技有限公司，北京  100192）




wd.jpg

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。