《電子技術應用》
您所在的位置:首頁 > 測試測量 > 業(yè)界動態(tài) > 封、測分離趨勢加重,測試業(yè)沒有頂峰

封、測分離趨勢加重,測試業(yè)沒有頂峰

2022-09-20
來源:半導體產業(yè)縱橫
關鍵詞: 芯片 CPU 晶圓測試

芯片測試是確保產品良率和成本控制的重要環(huán)節(jié),主要目的是保證芯片在惡劣環(huán)境下能完全實現設計規(guī)格書所規(guī)定的功能及性能指標,以此判斷芯片性能是否符合標準,是否可以進入市場。

隨著產品進入高性能CPU、GPU、NPU、DSP和SoC時代,芯片內部集成的模塊越來越多,生產制造過程中的失效模式也相應增多,芯片測試的重要性凸顯,現有以封裝為主、測試為輔的一體化構造已經無法滿足測試需求,封測分離趨勢正在逐步加重。

測試重要性凸顯,封測分離已是大勢所趨

芯片的測試主要分為三個階段:芯片設計中的設計驗證、晶圓制造中的晶圓測試(CP測試)以及封裝完成后的成品測試(FT測試),其中CP測試和FT測試是半導體后道測試的核心環(huán)節(jié)。

設計驗證

設計驗證是采用相應的驗證語言、驗證工具及驗證方法,在芯片生產之前驗證芯片設計是否符合芯片定義的需求規(guī)格,是否已經完全釋放了風險,發(fā)現并更正了所有的缺陷。

眾所周知流片費用高昂,在芯片生產過程中單單流片就占了總成本的60%。以28nm芯片為例:根據Gartner的數據顯示,28nm制程芯片的平均設計成本為3000萬美元。在芯片流片之后再發(fā)現設計故障基本無法更改,所以芯片設計驗證處在流片環(huán)節(jié)的上游是減小流片損失的最優(yōu)解。

根據驗證工具的不同可以分為EDA驗證、FPGA原型驗證、Emulator(仿真器)驗證,其中EDA為主流的驗證工具,通過軟件仿真來驗證電路設計的功能行為驗證波形,可以直觀、快速地找出功能bug。

CP測試和FT測試

CP測試在整個芯片制造過程中位于晶圓制造和封裝之間,通過在檢測頭上裝上以金線制成細如毛發(fā)的探針(probe),與晶粒上的接點(pad)接觸,測試其電氣特性,不合格的晶粒會被標上記號,而后當晶圓以晶粒為單位切割成獨立的晶粒時,標有記號的不合格晶粒會被淘汰。

FT測試是芯片在封裝完成以后進行的最終的功能和性能測試,是產品質量控制的最后環(huán)節(jié)。一般來說,CP測試的項目比較多也比較全,FT測試的項目比較少,但都是關鍵項目,條件嚴格。

CP測試與FT測試的持續(xù)時間與測試覆蓋率直接相關,測試時間越長則測試覆蓋率越好。但是收費標準也是根據按照測試時間而定,測試項越多,測試時間就會越長,費用越高。

芯片制造過程中的測試成本約占設計費用的5%,以28nm的3000萬美元成本計算,測試花費成本大概150萬美元,這個費用和芯片設計的總費用相比似乎不算多,但對于一些中小規(guī)模公司來說,芯片的測試成本已經接近研發(fā)成本,此時就有一些公司流片完成后直接切割封裝,砍去了CP測試的環(huán)節(jié),只做少量的封裝測試(FT測試)以減少成本。不過,這樣做的結果就是一些有故障問題的芯片未能被檢測出來就直接裝機流向客戶。

但仔細算算,即使CP環(huán)節(jié)直接省去,總成本也降低不到5%,產品退回或者賠償都遠遠高于5%的成本。反觀單單流片就占了總成本的60%,倒不如在流片前加強質量把控。最后,FT作為產品質量的直接把控,如果把有功能缺陷的芯片賣給客戶,損失是極其慘重的,不僅是經濟上的賠償,還有損信譽,對客戶回流意義重大,價值更是不可估量。

可見測試再也不是芯片制造的配角更不是封裝的附屬品,芯片測試非常必要,且一定要專注去做。但是這些年,由于長期被迫與封裝捆綁,導致芯片測試業(yè)缺乏承接客戶能力,加之整個行業(yè)起步較慢,在整個發(fā)展過程中面臨諸多困難。

芯片測試需克服的難題

芯片測試正在越來越貴

新材料存在諸多不可控性:半導體材料是產業(yè)鏈上游中最重要的一環(huán),可以對下游每一個生產環(huán)節(jié)造成影響,越來越多的新材料被加入到芯片中,給芯片測試帶來諸多難題。這些材料或軟或脆,或用于制作薄膜或增加電子遷移率,在測試之前需要進行更多的特性表征,甚至還有可能在加工過程或測試中被損壞,這些問題都需要花費大量的時間和精力去解決。

高標準的測試需求:近兩年自動駕駛車輛或工業(yè)應用在不斷進步,測試也需要更加嚴格。尤其在汽車這樣一個對安全性有著高標準的行業(yè),供應鏈中的任何地方都不允許出現性能欠佳的器件,汽車制造商要求零件能夠保證長達17年零缺陷,開發(fā)具有此缺陷級別的器件就需要進行更廣泛的測試,衍生了更精密測試設備的需求,測試成本自然水漲船高。

封裝技術的演進:3D封裝技術的新生,被稱為摩爾定律的延續(xù)。同樣,該封裝中任何芯片的缺陷都難以檢測且代價昂貴,比如單片3D,它需要對經過兩個或更多芯片的信號進行跟蹤,測試人員無法直接訪問某些層,為解決這些問題必然代價巨大。

設備自給率低,成本高昂

集成電路測試設備主要包括測試機、分選機和探針臺。

從全球測試機行業(yè)競爭格局來看,測試機市場被泰瑞達、愛德萬兩大寡頭壟斷,市場份額占比分別為51%、33%,國內企業(yè)華峰測控市場占比為3%。

全球分選機的競爭格局相對分散,前五大分選機廠商分別為科休、Xcerra、愛德萬、鴻勁、長川科技,市占率分別為21%、16%、12%、8%、2%。前五廠商中的大陸企業(yè)只有長川科技,并且市占率僅有2%。

目前全球探針臺市場主要由日本廠商東京精密和東京電子主導,兩家公司的全球市占率超 70%,國內僅有長川完成了初級產品的研發(fā)。

除了測試設備以進口為主之外,單機價值也高達30萬美元到100萬美元不等,重資產行業(yè)特征明顯,資本投入巨大。之前有不少公司通過自己投資設備給產品做測試,但設備更迭需要和芯片技術演進保持一致,考慮到代價之高,如今除Fabless企業(yè)外,原有IDM、晶圓制造、封裝廠出于成本的考慮多傾向于將測試部分交由第三方測試企業(yè)。隨著第三方測試公司的發(fā)展越來越成熟,測試產品多元化的加速測試方案快速迭代,源源不斷的訂單也已經可以保證產能利用率。

測試業(yè)的未來需求

專業(yè)化測試越來越重要

隨著IC制程演進和工藝日趨復雜化,制造過程中的參數控制和缺陷檢測等要求越來越高。芯片設計趨向于多樣化和定制化,對應的測試方案以及對測試的人才和經驗要求都在提升,這種情況下,測試外包更有利于降低中小企業(yè)的負擔,提高效率。

專業(yè)測試在成本上也具有一定優(yōu)勢。測試設備以進口為主,資本投入巨大,第三方測試公司專業(yè)化和規(guī)模化優(yōu)勢明顯,測試產品多元化加速測試方案迭代,源源不斷的訂單可以保證產能利用率。

需要加大政策扶持

近年來國家一步步加大對于半導體產業(yè)政策的扶持力度,多項重磅文件相繼出臺,各項政策優(yōu)待主要表現在芯片制造的各個環(huán)節(jié)以及半導體設備行業(yè)的相關規(guī)劃與推動。最近兩年600億美元的年銷售額成為整個半導體設備業(yè)的新常態(tài),可全球每年單單是測試設備投資便超過了70億美金,占比約12%,因此測試行業(yè)需要更強力的政策驅動。

封、測分離已成大趨勢,呼吁投資者重視

一直以來,芯片測試行業(yè)都被看成是封裝業(yè)務的補充。而縱觀國內芯片行業(yè)的整體情況,傳統(tǒng)封測企業(yè)很難有足夠的資金和精力去應對行業(yè)的更替,芯片測試作為替補隊員也已經逐漸呈現出高端化的趨勢。

專業(yè)的芯片測試公司能夠根據客戶需求調整方案,客戶也可以根據測試反饋,及時調整芯片設計思路,與封測一體的公司不同,專業(yè)的測試公司甚至可以定制化地推出測試服務,滿足客戶對于芯片功能、性能和品質等多方面的嚴苛要求。

芯片產業(yè)已經走入芯片融合時代,在工藝和應用的復雜度不斷提升之下,將封裝和測試兩個工序分開,分別交由不同的專業(yè)團隊來獨立完成是行業(yè)發(fā)展的趨勢,芯片制造過程中對測試業(yè)的依賴程度也只會越來越高??梢灶A見的是,芯片算力在不斷增加,測試業(yè)的發(fā)展也沒有頂峰,投資者不應該扎堆擠在芯片設計賽道當中,后端測試同等重要且缺乏關注。



更多信息可以來這里獲取==>>電子技術應用-AET<<

本站內容除特別聲明的原創(chuàng)文章之外,轉載內容只為傳遞更多信息,并不代表本網站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創(chuàng)文章及圖片等內容無法一一聯(lián)系確認版權者。如涉及作品內容、版權和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當措施,避免給雙方造成不必要的經濟損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。