《電子技術(shù)應(yīng)用》
您所在的位置：首頁(yè) > 通信與網(wǎng)絡(luò) > 設(shè)計(jì)應(yīng)用 > PCI-Express總線傳輸效率提升的技術(shù)分析
PCI-Express總線傳輸效率提升的技術(shù)分析
2022年電子技術(shù)應(yīng)用第5期
潘金龍，李德建，王于波，馮 曦，董長(zhǎng)征，馮文楠
北京智芯微電子科技有限公司，北京100192
摘要： 高速差分PCI-Express總線的應(yīng)用場(chǎng)景越來越廣闊，為了提高總線上數(shù)據(jù)傳輸?shù)男剩瑥腜CI-Express的總線結(jié)構(gòu)、帶寬開銷點(diǎn)、系統(tǒng)參數(shù)配置進(jìn)行說明，并通過對(duì)不同長(zhǎng)度的報(bào)文在讀、寫傳輸?shù)谋尘跋逻M(jìn)行理論分析與計(jì)算，得到了提升總線傳輸效率的合理配置，實(shí)現(xiàn)了PCI-Express總線傳輸效率的顯著提升。
中圖分類號(hào)： TP336
文獻(xiàn)標(biāo)識(shí)碼： A
DOI：10.16157/j.issn.0258-7998.211844
中文引用格式： 潘金龍，李德建，王于波，等. PCI-Express總線傳輸效率提升的技術(shù)分析[J].電子技術(shù)應(yīng)用，2022，48(5)：79-83.
英文引用格式： Pan Jinlong，Li Dejian，Wang Yubo，et al. Technical analysis of improving the transmission efficiency of PCI-Express bus[J]. Application of Electronic Technique，2022，48(5)：79-83.
Technical analysis of improving the transmission efficiency of PCI-Express bus
Pan Jinlong，Li Dejian，Wang Yubo，F(xiàn)eng Xi，Dong Changzheng，F(xiàn)eng Wennan
Beijing Smartchip Microelectronics Technology Co.，Ltd.，Beijing 100192，China
Abstract： The application scenarios of high-speed differential PCI Express bus are becoming wider and wider. In order to improve the efficiency of data transmission on the bus, this paper explains the bus structure, bandwidth overhead point and system parameter configuration of PCI-Express, and obtains the reasonable configuration to improve the bus transmission efficiency through the theoretical analysis and calculation of messages of different lengths under the background of read and write transmission. The PCI-Express bus transmission efficiency is significantly improved.
Key words : PCI-Express；transmission efficiency；bandwidth overhead；system parameter

0 引言

    隨著現(xiàn)代處理器技術(shù)的飛速發(fā)展，使用高速差分總線替代并行總線的應(yīng)用場(chǎng)景越來越多。與單端信號(hào)相比，高速差分信號(hào)可以使用更高的時(shí)鐘頻率，使用更少的信號(hào)線，完成之前需要很多單端并行數(shù)據(jù)信號(hào)才能達(dá)到的總線帶寬[1]。如何高效地利用總線帶寬，通過何種配置達(dá)到最優(yōu)應(yīng)用，給設(shè)計(jì)者帶來了挑戰(zhàn)。

1 總線概述

    PCI-Express(Peripheral Component Interconnect Express)是一種高速串行計(jì)算機(jī)擴(kuò)展總線標(biāo)準(zhǔn)，簡(jiǎn)稱PCIe。PCIe屬于高速串行點(diǎn)對(duì)點(diǎn)雙通道高帶寬傳輸，互聯(lián)設(shè)備之間獨(dú)立傳輸，主要有主動(dòng)電源管理、錯(cuò)誤報(bào)告、端對(duì)端的可靠性傳輸、熱插拔以及服務(wù)質(zhì)量等功能。PCIe是一種分層協(xié)議，由傳輸層、數(shù)據(jù)鏈路層和物理層組成[1-3]，層級(jí)結(jié)構(gòu)如圖1所示[4-5]。PCIe A設(shè)備與B設(shè)備之間通過發(fā)送端與接收端進(jìn)行互聯(lián)。




本文詳細(xì)內(nèi)容請(qǐng)下載：http://ihrv.cn/resource/share/2000004282。




作者信息：

潘金龍，李德建，王于波，馮  曦，董長(zhǎng)征，馮文楠

(北京智芯微電子科技有限公司，北京100192)




wd.jpg

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。