基于LVDS傳輸可靠性優(yōu)化設(shè)計(jì)
2022年電子技術(shù)應(yīng)用第1期
杜凱旋1，焦新泉1，2，楊志文1，李輝景1
1.中北大學(xué) 電子測(cè)試技術(shù)國家重點(diǎn)實(shí)驗(yàn)室，山西 太原030051； 2.中北大學(xué) 儀器科學(xué)與動(dòng)態(tài)測(cè)試教育部重點(diǎn)實(shí)驗(yàn)室，山西 太原030051
摘要： 針對(duì)LVDS傳輸初始化建鏈過程中出現(xiàn)的首幀丟失和干擾導(dǎo)致的誤建鏈問題，對(duì)鏈路傳輸機(jī)理及穩(wěn)定性進(jìn)行分析，并從硬件與軟件兩方面進(jìn)行優(yōu)化。軟件上采取識(shí)別幀頭和發(fā)送訓(xùn)練幀的方法，改善建鏈過程；硬件上選用性能更好的隔離芯片，優(yōu)化差分端阻抗，減小干擾對(duì)數(shù)據(jù)傳輸?shù)挠绊憽＝?jīng)多次試驗(yàn)證明，優(yōu)化后的鏈路可實(shí)現(xiàn)480 Mb/s速率下的可靠傳輸，該優(yōu)化設(shè)計(jì)對(duì)提高LVDS鏈路傳輸穩(wěn)定性和減少誤碼方面具有很好的參考價(jià)值。
中圖分類號(hào)： TN919
文獻(xiàn)標(biāo)識(shí)碼： A
DOI：10.16157/j.issn.0258-7998.211811
中文引用格式： 杜凱旋，焦新泉，楊志文，等. 基于LVDS傳輸可靠性優(yōu)化設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2022，48(1)：105-108，114.
英文引用格式： Du Kaixuan，Jiao Xinquan，Yang Zhiwen，et al. Optimized design based on LVDS transmission reliability[J]. Application of Electronic Technique，2022，48(1)：105-108，114.
文獻(xiàn)標(biāo)識(shí)碼： A
DOI：10.16157/j.issn.0258-7998.211811
中文引用格式： 杜凱旋，焦新泉，楊志文，等. 基于LVDS傳輸可靠性優(yōu)化設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2022，48(1)：105-108，114.
英文引用格式： Du Kaixuan，Jiao Xinquan，Yang Zhiwen，et al. Optimized design based on LVDS transmission reliability[J]. Application of Electronic Technique，2022，48(1)：105-108，114.
Optimized design based on LVDS transmission reliability
Du Kaixuan1，Jiao Xinquan1，2，Yang Zhiwen1，Li Huijing1
1.State Key Laboratory of Electronic Tecchnology，North University of China，Taiyuan 030051，China； 2.Key Laboratory of Instrument Science and Dynamic Testing(Ministry of Education)， North University of China，Taiyuan 030051，China
Abstract： Aiming at the problem of the first frame loss and the mis-establishment of the link caused by the interference during the initial link establishment of LVDS transmission, this paper analyzes the link transmission mechanism and stability, and optimizes it from both hardware and software aspects. The software adopts the method of identifying the frame header and sending the training frame to improve the link building process. The hardware chooses a better performance electriciacl isolation chip and optimizes the differential terminal impedance to reduce the impact of interference on data transmission. Many tests have proved that the optimized link can achieve reliable transmission at a rate of 480 Mb/s. This optimized design has a good reference value for improving the transmission stability of the LVDS link and reducing errors.
Key words : LVDS；link establishment；training frame；electrical isolation
0 引言
隨著電子技術(shù)與通信技術(shù)的迅猛發(fā)展，高速率高幀頻的數(shù)據(jù)為并行傳輸帶來巨大挑戰(zhàn)，面對(duì)高速并行傳輸帶來的偏移和干擾問題[1]，低電壓差分信號(hào)(LOW-Voltage Differential Signaling，LVDS)憑借高速率、低功耗以及抗共模干擾性好等優(yōu)點(diǎn)，廣泛應(yīng)用于軍事、科研、工業(yè)等各領(lǐng)域的數(shù)據(jù)傳輸通信[2]。
針對(duì)LVDS通信建鏈過程中出現(xiàn)的丟幀及誤碼現(xiàn)象，為了進(jìn)一步提高LVDS傳輸鏈路的可靠性，本文對(duì)LVDS傳輸鏈路硬件物理層和軟件鏈路層進(jìn)行研究，提出相應(yīng)的優(yōu)化措施并加以驗(yàn)證[3]。實(shí)際測(cè)試鏈路傳輸穩(wěn)定，可有效解決丟幀和誤碼問題。
本文詳細(xì)內(nèi)容請(qǐng)下載：http://ihrv.cn/resource/share/2000003918。
作者信息：
杜凱旋1，焦新泉1，2，楊志文1，李輝景1
(1.中北大學(xué) 電子測(cè)試技術(shù)國家重點(diǎn)實(shí)驗(yàn)室，山西 太原030051；
2.中北大學(xué) 儀器科學(xué)與動(dòng)態(tài)測(cè)試教育部重點(diǎn)實(shí)驗(yàn)室，山西 太原030051)
此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。