12月14日上午，中國工程院、科睿唯安公司與高等教育出版社聯合在京發(fā)布《全球工程前沿2021》報告。工程科技創(chuàng)新是推動經濟社會進步的重要力量，是實現人類可持續(xù)發(fā)展的重要保障?！度蚬こ糖把?021》報告圍繞機械與運載工程、信息與電子工程、化工冶金與材料工程、能源與礦業(yè)工程、土木水利與建筑工程、環(huán)境與輕紡工程、農業(yè)、醫(yī)藥衛(wèi)生、工程管理9個領域，遴選出年度工程研究前沿93項和工程開發(fā)前沿93項，并對其中關鍵的28項工程研究前沿和28項工程開發(fā)前沿從國家布局、合作態(tài)勢以及發(fā)展趨勢等角度進行詳細剖析。信息與電子工程領域工程開發(fā)前沿的第一位，就是目前被廣泛關注的芯粒設計與芯片三維堆疊系統(tǒng)集成技術，也就是所謂的Chiplet技術。這說明我們國家最高水平的工程技術領域的專家已經注意到了這一技術的重要價值并予以了高度關注。但是在目前的國際形勢下，我國如何基于自身的現實條件，尋找到一條適合我國現實情況的Chiplet發(fā)展之路。進而在一定程度上彌補我國集成電路產業(yè)的短板，以另辟蹊徑的方式增強我國集成電路產業(yè)抗風險能力。本文作者將根據自身的理解和研究經歷，提出一些看法，歡迎各界朋友批評指正。

　　Chiplet——“延續(xù)”摩爾定律的重要技術途徑

　　Chiplet又被翻譯為芯?；蛐⌒酒瑸榱瞬灰鹌缌x本文直接使用Chiplet英文原文。到目前為止AMD、Intel、Nvidia等多家國際頭部IC設計企業(yè)都推出過基于Chiplet的產品，而目前又傳出蘋果準備在下一代高端處理器中采用Chiplet技術。一時間Chiplet技術仿佛成為了流量明星，成為最近幾年來集成電路行業(yè)最熱的技術之一。而在國內，Chiplet技術也是受到了各方關注。但遺憾的是，除了海思以外還缺乏有公司或者機構真正采用Chiplet技術去做出商業(yè)級別的芯片。

　　那么各個頭部公司青睞Chiplet的原因是什么呢？這實際是“摩爾定律”發(fā)展趨緩，依靠傳統(tǒng)方法算力提升難度增加而探索出了一條技術途徑。

　　“摩爾定律”到底死沒死，是近10年來不斷被提起的一個話題。不斷有消息宣稱“摩爾定律”已死，但又不斷有專家出來辟謠說“摩爾定律”還活著，還在不斷的延續(xù)。一時間仿佛“摩爾定律”化身為薛定諤的貓，處于“又生又死”的狀態(tài)。但其實我們仔細分析一下“活”，就可以發(fā)現“摩爾定律”確實還活著，只不過越來越不能“健康”的活著。如果拿人來做比喻的話，那么在45nm工藝制程之前的摩爾定律可以說正值盛年，要想活下去注意身體、日常鍛煉就好。而到了45nm節(jié)點時，過大的泄漏電流已經讓微縮難以為繼，不得已英特爾將采用被稱為high-k的嶄新材料來制造晶體管閘極電介質，而而晶體管閘極的電極也新的金屬材料組合。這就好像40多、50歲的人經歷了針對某個器官的重大手術一樣，活是繼續(xù)能活下去，但這活的質量已經大不如前。

　　而在工藝制程演進到28nm以下時，傳統(tǒng)的平面晶體管結構完全不能支撐進一步微縮，2011年以后以FinFET為代表的新型器件結構全面崛起。至此以后工藝制程的微縮進入了“舉步維艱”的時代，Intel公司由于其制程長期被卡在14nm附近導致處理器性能提升緩慢（當然，也不止這個原因）而被廣大網友戲稱為“牙膏廠”。即便是采用了FinFET技術也并沒有能夠為摩爾定律延壽多久，隨著工藝制程進入了10nm以下，一些如GAAFET這樣的新的器件結構又將被應用到產業(yè)中。

　　圖1.近10年新型器件結構的演變

　　這些新型器件的結構導致工藝復雜，各家實現的技術路線也各不相同。同樣是7nm制程的，臺積電和三星的采取的技術路線區(qū)別很大。其實發(fā)展到這一步，“摩爾定律”可以類比于一個已步入暮年的普通人，靠“打針吃藥”勉力維持著。雖然活著，但活得很艱難?；畹暮堋百F”也活的很“脆弱”。

　　先來談貴的問題。貴的原因是由于采用了大量新技術新工藝新結構，這讓芯片制造的成本成倍增加。增加成本還不是最關鍵的，關鍵這樣的成本增加似乎是無止盡的。為維持晶體管的密度可以持續(xù)增加，現在每革新一代制程就需要大量的技術和工藝創(chuàng)新。這就是使得經濟成本完全沒有辦法攤薄。

　　事實上從圖2就可以看出，在28nm以后，平攤到單個晶體管上的價格其實就沒有下降，反而在不斷的上升。這其實已經在經濟上宣告了摩爾定律的終結——我們確實還是可以買到包含了越來越多晶體管的芯片，但是那種等2年左右時間就可以用同樣的價格買到比原來多一倍晶體管芯片的“理想年代”已經一去不返了。

　　圖2.不同制程下每百萬門的造價

　　接下來說“脆弱”的問題，也就是晶體管的缺陷不斷增加的問題。這其實是晶體管微縮到一定程度以后，必然出現的問題?，F在的晶體管加工早已經是讓光刻技術“不堪重負”。無論是多重曝光還是浸潤式光刻，都是用一種“明知不可為而為之”的方式在追求極致的微縮。而這就讓工藝的一致性和準確性控制非常難做，出現工藝誤差甚至加工缺陷的情況就越來越嚴重。最終反應到芯片上面就是成品率低或者說器件故障率高。故障率高的結果就是一次加工，拋開測試后無法工作的壞片，剩下能工作的芯片就很少。本來加工一次就貴，加工完了以后還要扔掉不少，于是加工出來的合格產品的價格就會居高不下

　　傳統(tǒng)上解決的方法無非兩種：一是加大投資進一步去改進工藝加強品控，但這不但投資巨大而去改進總是有物理極限的；二是利用容錯設計的方法讓芯片即使在有錯的情況下也可以正常工作，但這也需要付出額外硅片面積來實現容錯電路的，當缺陷多到一定程度以后加過多的容錯電路從經濟上看又不劃算 。所以“脆弱”的問題最終還是反應到了“貴”上面，成為進一步推高先進制程芯片造價的推手。

　　以上兩個問題應該如何解決？確實都不太好解決，但可以嘗試先來解決第二個問題。解決第二個問題的方法就是“切”，把大芯片切成小芯片。

　　圖3給了一個示意圖，當我們的裸芯（Die）的面積越小，那么在缺陷概率一定的情況下整體的良率越高。如果裸芯的面積是40*40的良率才35.7%。如果面積減少到20*20，良率就上升到了75%。如果進一步減小，良率還會提升。這里面有一些統(tǒng)計學上的數學關系。這里就不詳細解釋了，大家從理性直覺簡單來分析一下就能明白：在缺陷“密度”確定的情況下，裸芯的面積越小，“撞”上缺陷的概率就越大。

　　圖3.裸芯面積越小整體良率越高

　　所以把大芯片切成小芯片（Chiplet）就變成了提升良率的一種必然選擇。而一旦切成Chiplet以后又有了一個新的好處：快速復用。雖然以前SoC設計方法學中IP已經被設計成可以復用的，但形成SoC原型設計以后該走的軟硬件協(xié)同驗證、后端與物理設計、流片制造、封裝測試的流程一個也少不了?？梢哉f是“復用了但又沒有完全復用”。而如果是Chiplet的話，就是一個已經走完了完整設計、制造、測試流程的成品小裸片，只是需要直接做一次封裝加工就可以用起來。其復用的程度遠超過現在的IP。

　　圖4就給出了AMD復用Chiplets的一個典型案例。把多個Chiplet在封裝級重新拼裝成起來構成完整的系統(tǒng)級芯片，可以在保證良率的前提下繼續(xù)讓單顆芯片內部的晶體管數量增加，又可以復用之前已經成熟的Chiplet。

　　圖4.AMD在第三代銳龍（Ryzen）處理器上復用了第二代宵龍（EPYC）處理器的IO Chiplet

　　在圖4中可以看出AMD在第三代銳龍（Ryzen）處理器上復用了第二代霄龍（EPYC）處理器的IO Chiplet，這種復用不但意味著可以將“老舊制程”生產的Chiplet繼續(xù)應用到下一代產品中以節(jié)約成本，更意味著可以極大的節(jié)約設計、驗證和生產的周期并漸小失敗的風險。這一方面要節(jié)約大量的人力成本，同時也可以加快上市時間。

　　如果只是看單位硅片面積上的晶體管數量，Chiplet技術仿佛沒有什么幫助，也談不上“延續(xù)”摩爾定律。但如果一顆完整的芯片看成是封裝后“成品”，我們可以認為摩爾定律還在繼續(xù)延續(xù)，因為總的晶體管數量確實增加了。尤其是重要的是，這是在不大量的增加成本的前提下完成的，雖然這似乎是一條“退而求其次”的路線。

　　綜上所述：1、摩爾定律如果繼續(xù)依靠傳統(tǒng)的“微縮”路線從經濟上來說其實已經難以為繼，單個芯片上集成更多的晶體管雖然從技術上來說依然可行但成本已經大到無法接受；2、先進制程的良率問題是讓流片成本居高不下的主要因素之一，將大裸片“切”成Chiplet是有效提升單個晶圓良率的必由之路，也是讓摩爾定律可以持續(xù)的主要方法之一。3、Chiplet技術不但可以提升良率，還可以通過復用成熟的Chiplet進一步降低設計成本和風險，讓單顆芯片內部晶體管數量持續(xù)增加的同時成本依然可以接受。

　　發(fā)展Chiplet技術面臨的問題

　　可以看到，Chiplet技術是制程演進到了納米級別，摩爾定律從經濟上已難以為繼時所發(fā)展出來的一條技術路線。也可以說是不得已而為之，改變了傳統(tǒng)的技術演進方式。在某種程度上說，有一點“產業(yè)鏈局部重構”的意味。但這種改變必然也要面臨新的問題。

　　首要的問題就是多個Chiplet之間的通信問題。這又分為了幾個層次，包括了封裝技術、電路設計、協(xié)議標準等多個方面。

　　首先是封裝技術，Chiplet技術要把原本單個大硅片“切”成多個再從封裝級組裝起來。單個硅片上的布線密度和信號傳輸質量是要遠遠高于Chiplet之間的。這就要求必須要發(fā)展出高密度、大帶寬布線的“先進封裝技術”，盡可能的提升在多個Chiplet之間布線的數量并提升信號傳輸質量。好消息是經過多年的發(fā)展，Intel和臺積電（TSMC）都已經有了相關的技術儲備，通過所謂的中介層（Interposer）將多個Chiplet互連起來。TSMC公布的技術是CoW，而Intel公布的是EMIB。今天這些技術仍然在不斷演進中，并有更新的技術不斷推出。

　　圖5.臺積電和Intel公開發(fā)表的先進封裝技術

　　其次是用于Chiplet之間的高速通信接口電路設計，也就是Chiplet間通信的“物理層”設計。Chiplet之間的通信當然可以依靠傳統(tǒng)的高速Serdes電路來解決，甚至可以完整的復用PCIe之類目前已經成熟的協(xié)議。但這些協(xié)議是用于解決芯片間甚至板卡間通信的，在Chiplet之間通信用會造成面積和功耗的浪費。目前專門研究Chiplet間高速通信接口的論文也不少，也有很多類似的IP核被各大公司研制出來。

　　通信協(xié)議是保證不同Chiplet之間能夠順利的完成數據交互的必要保證，也是決定Chiplet能否“復用”的前提條件。目前Intel公司推出了AIB協(xié)議、TSMC和Arm合作搞了LIPINCON協(xié)議，當然還有不少別的協(xié)議，在此不再贅述。雖然各家都在嚷嚷協(xié)議的重要性，但在目前的環(huán)境下Chiplet首先是“頭部半導體”公司才會采用的技術，而這些公司“切”自己設計的大芯片然后再“封”起來自己說了算就行，并沒有太多去和別的Chiplet互聯互通的緊迫性。目前對于協(xié)議看得最重的應該是DARPA，因為DARPA所關心的市場屬于量不大但特定需求多的市場。如果各家都按一定的標準來把自己的Chiplet通信接口和協(xié)議標準化了，那DARPA就可以“采眾家之長”，從產品定義到最終產品實現之間的環(huán)節(jié)會少很多。這將大大提升美軍信息技術的迭代能力，這也是DARPA推動電子復興計劃中“CHIPS”項目的初衷。其次跟著吆喝的是一些IP公司，如果實現了通信協(xié)議的統(tǒng)一，這些IP公司就有可能實現從“賣IP”到“賣Chiplet”的轉型，開發(fā)出新的商業(yè)模式。

　　綜合看以上幾個方面，先進封裝技術是Chiplet實施的基礎和前提，事實上正是由于先進封裝技術的突破才讓Chiplet技術從構想走入現實。面向Chiplet的通信接口電路設計也很重要，相信這些已經實施了Chiplet的頭部公司一定也有自己的設計。但如果“實在沒有”，用現有技術湊合的話其實能勉強一用。至于通信協(xié)議，目前應該還屬于“誰都說服不了誰”的階段。其實這個也很正常，通信協(xié)議真正能夠推開，最后就是“產品為王”。最后基于那個產品的協(xié)議占了主流，哪個協(xié)議也就成為了“事實標準”。Wishbone、CoreConnect、Avalone這些片上總線協(xié)議如今聽過的人不多了的原因，無非是Arm作為最大的SoC方案供應商占據了大部分市場以后自然把其支持的AMBA協(xié)議簇給帶火了?，F階段強行的去談什么統(tǒng)一標準既沒有意義也不現實，最終必然是“剩者為王”。更何況現階段Chiplet還是“自家切了自家用”的階段，只要這些頭部公司內部統(tǒng)一了就行。從《全球工程前沿2021》報告中公布的合作網絡也可以看出，目前各個機構之間的合作幾乎沒有。

　　發(fā)展Chiplet要解決的第二大問題就是“設計方法學”的問題，說稍微直白一點就是：先進封裝解決了如何“拼”的問題，但更重要的是要解決如何“切”的問題。半導體行業(yè)觀察公眾號前幾日發(fā)表的“英偉達新論文，透露出GPU設計的無奈和未來”中詳細的闡述了英偉達公司在決策下一代GPU要采用Chiplet技術時應該如何把一整個完整的大設計劃分成多個Chiplet的思考和驗證過程，這其實就是“設計方法學”的初步體現。而要讓基于Chiplet的設計方法真正從“可用”變到“好用”，需要定義完整的設計流程以及研制配套的設計輔助工具。這一塊展開說了又是一大段論述，為了節(jié)約篇幅在此不做詳細闡述。

　　國內外發(fā)展Chiplet的“同”和“異”

　　Chiplet作為先進的集成電路技術，目前在國內也是有大量的公司和研究機構關注。有關Chiplet什么聯盟、論壇之類的也有不少。但基于目前的國際形勢和國內產業(yè)的實際發(fā)展水平，國內要面臨的困難和國際頭部IC設計公司并不相同。

　　以目前的國際形勢下，國內集成電路產業(yè)最大的挑戰(zhàn)來自于“封鎖”，而最大的機會來自于“自主”。由于“封鎖”的問題，讓我們難以像以前那樣非常方便的獲取到先進制程來代工。這也很“巧合”的與Chiplet技術出現的原因類似：微縮的道路走不下去了，在單位硅片面積上增加晶體管數量有困難，只有轉而追求在單個封裝內部晶體管數還等持續(xù)提升。這也是目前發(fā)展Chiplet技術對于國內芯片產業(yè)最大的意義，當我們走傳統(tǒng)方式延續(xù)摩爾定律的路子被“卡”斷的時候，依然有一條“退而求其次”技術路線可以走。

　　雖然目的類似，但國內發(fā)展Chiplet的其它條件卻和國際頭部IC設計公司發(fā)展Chiplet并不相同。

　　從上面的分析我們可以看出，先進制程下采用Chiplet是由于良率問題而導致單個裸芯面積不能太大，而不得不去把大的設計“切”小。而我們要面臨的問題是由于制程不夠先進，單位面積上容納的晶體管數量有限，繼續(xù)去做大會面臨電源噪聲、功耗、良率等一系列問題。這兩者之間有一定的相似性，都是要限制單個裸片上的晶體管數量，但背后的限制條件并不相同，這一點尚未有人進行深入的研究和比較。

　　先進封裝技術是發(fā)展Chiplet的前提，前面已有論述。但先進封裝技術和“傳統(tǒng)封裝技術”的差別其實和大，其工藝流程可以相互借鑒的不多。目前先進封裝技術實際上是掌握在臺積電、Intel這些傳統(tǒng)被認為是“晶圓制造商”（Foundry廠）手中的，因為中介層的加工其實和“晶圓制造”而非“傳統(tǒng)封裝”更為接近。由于我不太掌握目前國內先進封裝的技術能力到底到了哪一步，對此也不展開闡述，歡迎有知道的朋友評論區(qū)補充。我只是想強調的一點是：如果我們在先進封裝技術能力上有差距，我們需要考慮在布線密度和信號帶寬低于國際先進水平的限制下發(fā)展Chiplet技術，對此我們要有所準備。

　　第三個問題是目前國內缺乏大型系統(tǒng)級芯片定義與規(guī)劃人才，也缺乏有能力規(guī)劃Chiplet的頭部設計公司。這其實是芯片產業(yè)整體欠賬所導致的。目前國內設計能力最強的公司是海思，而海思也曾經在2014年就已經用Chiplet的方式完成過產品設計。根據公開的文獻報道，海思的鯤鵬處理器也通過Chiplet的方式實現處理器的“系列化”。但除此之外，還未見有更多的商業(yè)成功案例。從“英偉達新論文，透露出GPU設計的無奈和未來”一文中可以看出將大的設計劃分為多個Chiplet不但是一個技術問題，更是一個面向未來的產品規(guī)劃問題。有“復雜大芯片”設計能力和經驗的公司在國內屈指可數，有決心去規(guī)劃這樣的戰(zhàn)略方向并敢于付諸實踐的就更少。

　　最后一點，就是國內缺乏必要的Chiplet積累，包括技術積累和產品積累。與Intel、AMD等頭部IC設計公司自身已經有非常成熟的復雜芯片產品不同，國內很多公司依賴于Arm、Synopsys等公司的全家桶產品支持和“保姆式”服務。還有很大一部分產品走的是“跟研”甚至是“仿制”的路線，對于復雜系統(tǒng)芯片的理解和掌控能力非常的弱。很多產品還在對標國外“中端”產品，尚未達到需要去“切分”的程度。更不用說具備一些“立等可用”的Chiplet成品。

　　所以，在中國發(fā)展Chiplet需要注意目前國內實際的產業(yè)狀態(tài)。一方面Chiplet作為一種新的技術路線，確實給出了在單個裸片晶體管數量受限的情況下保持封裝后芯片產品整體晶體管數量持續(xù)提升的方法；另一方面Chiplet絕不是解決目前國內芯片產業(yè)的“萬能神藥”，其局限和挑戰(zhàn)同樣很大，還會由于國內的特殊情況而導致新的挑戰(zhàn)。

　　國內發(fā)展Chiplet可以采取的路線

　　通過前面的分析，大致談了Chiplet技術產生的原因以及發(fā)展過程中面臨的挑戰(zhàn)，也簡要分析了一下國內發(fā)展Chiplet要面臨的一些與國際IC設計頭部公司不同的困難。最后，簡要結合作者的研究經驗談一些不太成熟的看法，供大家參考。

　　首先是要重點突破“先進封裝技術”。從前文的分析可以看出，先進封裝技術是實施Chiplet技術的前提。在不能大幅度提升布線密度和信號帶寬的前提下發(fā)展Chiplet技術，就好像在不具備基礎道路的國家發(fā)展物流產業(yè)，必然要受到極大的限制和阻礙。值得高興的是，從各種公開報道和各種渠道的消息來看，目前國內在先進封裝技術上取得了一定的成果。

　　其次是以要立足于國內芯片產業(yè)的現實，不以拔苗助長。目前國內芯片產業(yè)發(fā)展勢頭良好，但由于長期欠賬導致人才、技術都相對匱乏，短期內不具備形成“聚合效應”的能力。也缺乏龍頭性企業(yè)帶動下迅速形成“生態(tài)”的可能性。所以目前現實的情況只能是各個企業(yè)根據自身情況選擇合適的發(fā)展Chiplet技術的路線，而不能強行的依靠所謂的“聯盟”、“標準化組織”搞圈地運動甚至強行推廣某個標準或技術。要允許有一段“百家爭鳴”的階段。但后期應該以“賽馬制”盡快挑選出能用的“良馬”，發(fā)揮我國“集中力量辦大事”的優(yōu)勢牽引推動產業(yè)鏈整合。

　　第三要認真研究目前國際頭部IC設計公司的Chiplet技術路線差異，結合國內各廠商實際情況形成符合自身產業(yè)晉級的技術路線。目前各頭部IC設計公司的Chiplet技術路線其實都有差異，例如AMD公司的CPU Chiplet+IOD模式，Intel 的“主Chiplet+外圍Chiplets”模式等等，既建立在自身技術條件的基礎上也考慮目標市場以及產品發(fā)展的具體需求。而目前國內面臨的狀況是在舊制程上“堆算力”的問題，因此“切”的問題要弱于“拼”。個人認為直接將現有成熟裸芯當成Chiplet，搭配必要的外圍Chiplet來構建封裝級的異構系統(tǒng)可能是目前最為實際、最能利用國內現有基礎路線。

　　最后也是最重要的是應學習DARPA模式，以國家項目牽引打通上下游產業(yè)鏈的配套，實現具有我國特色的Chiplet產業(yè)模式從無到有的轉換。雖然Chiplet在產業(yè)界已有雛形，但不能否認的是DARPA著力推動的CHIPS項目對于Chiplet的“催熟”作用。而我國在目前的國際戰(zhàn)略態(tài)勢下，更是需要以重大項目牽引，發(fā)揮Chiplet設計模式對于設計制造流程的優(yōu)化，凸顯其在小批量、多場景、系列化芯片產品上的優(yōu)勢。通過特定產品走通完整的技術路線，進而初步形成完整的產業(yè)鏈條。

　　以上就是本人一些不成熟的看法，歡迎大家批評指正。由于年底事情較多，導致本文完成的較為匆忙，對于某些技術文獻的引用和對技術名詞的解釋存在一定不規(guī)范的地方，還請各位讀者見諒。本文在完成過程中受到了中科芯集成電路有限公司的大力支持和幫助，在此表示誠摯的感謝。