毋庸置疑的是，無論結(jié)果如何，高考對許多人來說都是人生難忘的經(jīng)歷之一，甚至沒有之一。好多過來人，回憶說高中畢業(yè)多年了，高考或高中的情景都經(jīng)常跑到夢里面。

　　雖然高中很煎熬，但它畢竟是有明確的目標(biāo)。其它的各式各樣的考驗(yàn)還在后面。就像孫行者被壓在五指山可能終身難忘，但之后被紅孩兒等各色厲害的妖怪暴打其實(shí)也挺難受。關(guān)鍵還是心態(tài)的訓(xùn)練。

　　一段挑戰(zhàn)結(jié)束了，反正馬上有下一個挑戰(zhàn)在等著。人生是一場不斷與挑戰(zhàn)交手的過程。

　　只是每次交手的對手都會變，如果循規(guī)蹈矩，不思變通，想要用一種方法打通關(guān)，那往往會碰壁。

　　訓(xùn)練快速融入新環(huán)境的能力，是非常重要的一件事。

　　閑話少敘，回到我們的主題，模擬集成電路設(shè)計為什么好多人感覺難？因?yàn)閺氖碌氖悄MIC，主題也就以此為主。

　　從美國禁止臺積電給海思代工，到臺灣視臺積電為鎮(zhèn)山之寶，還有最近集成電路升級為一級學(xué)科，可見集成電路的重要性。

　　那么有人說集成電路制造集這個星球上各種學(xué)科和最前沿的技術(shù)之大成，這個確實(shí)難。那么集成電路設(shè)計也難嗎？

　　我們先看看設(shè)計的幾個特點(diǎn)。

　　設(shè)計過程看得見，卻摸不著，非常不直觀。我們做大學(xué)物理化學(xué)實(shí)驗(yàn)，都會有看得見摸得著的實(shí)實(shí)在在的東西，然后在實(shí)物上操作。但集成電路的一個特點(diǎn)是，在流片回來前，它只是一堆的數(shù)據(jù)。

　　對于一個從業(yè)者來說，在接觸自己設(shè)計的片子前，加上本科，可能已經(jīng)有六七年甚至更長的時間都只是對著電腦仿真，流片工作不工作還真不知道。在這漫長的時間里，你從沒有真正自己驗(yàn)證電路的可行性。從沒親自遍歷整個的過程，也就沒得到真正的經(jīng)驗(yàn)。

　　模擬電路費(fèi)好大的勁兒，做出來很容易成一塊石頭？模擬電路設(shè)計仿真的結(jié)果，跟測試的結(jié)果差很多是很正常的事情？模擬電路是一門玄學(xué)吧，流好多次片怎么還不對？此種問題，相信好多的同學(xué)在測試自己的片子前都會有過或聽到過。

　　誠然，電路設(shè)計中確實(shí)會存在上述的問題，就像好多有經(jīng)驗(yàn)的大公司，做一款經(jīng)典靠譜的產(chǎn)品，也是迭代很多次的結(jié)果。國內(nèi)好多家企業(yè)做芯片，最近也暴增好多的新生的企業(yè)，這是好現(xiàn)象。但成功的，確實(shí)是少數(shù)。

　　再一個不直觀體現(xiàn)在結(jié)果上。我們做大學(xué)物理實(shí)驗(yàn)，實(shí)驗(yàn)結(jié)果都很直觀。而集成電路規(guī)模太大了，我們真的能做，也只是做一個模塊，比如線性穩(wěn)壓器，鎖相環(huán)，模數(shù)轉(zhuǎn)換器等等。辛苦一年或兩年的結(jié)果，要的就是一個電壓，或者一個信噪比頻譜。總感覺這東西萬一出不來，那豈不白白辛苦了。

　　還有存在在各種非理想因素。各種教材論文，寫的看似很簡單，自己動手起來，發(fā)現(xiàn)根本不是那么一會兒事。寄生電容電阻干擾和零極點(diǎn)的推算等等，辛辛苦苦沒日沒夜做一兩個月，可能百來個管子的電路都沒設(shè)計到理想的指標(biāo)。很容易打擊人自信心。

　　可學(xué)習(xí)書籍少，太多的經(jīng)典的教材論文，都是英文版，而且花好久，看一兩遍可能感覺上沒有啥收獲。大家啃那幾本經(jīng)典英文書的經(jīng)歷，相信肯定有同感。

　　猶記得大學(xué)時候買教材的一件趣事，教材科老師說就你們微電子和ACCA書籍最貴，動不動就是英文版或者特別厚，這學(xué)科不簡單。我不知道她是因?yàn)闀裾f的這句話，還是真的理解這學(xué)科說的。反正我現(xiàn)在感覺，確實(shí)挺不簡單的。

　　設(shè)計電路就是全部了？不，只設(shè)計電路還遠(yuǎn)遠(yuǎn)不夠。

　　還要會建模，分析理論模型。所以用工具建模是必備的，對數(shù)學(xué)功底要求也很高，否則推導(dǎo)不出原理，云里霧里設(shè)計一通，那更是難受。

　　流片回來了，需要封裝廠封裝吧，又要等一段時間。還要會板級PCB設(shè)計吧，這又是一重考驗(yàn)。

　　可不能小看封裝和PCB設(shè)計，即使電路設(shè)計的很好，如果封裝和PCB出問題了，呈現(xiàn)的結(jié)果還是很爛的。

　　所以你會看到，有些文章會說電路理論很好，測試結(jié)果不理想的原因，可能與封裝和PCB有關(guān)。

　　然后就是測試了，有人說，測試就好比十月懷胎，一朝分娩的時候，等待孩子出來的那一刻。想想日夜經(jīng)歷的辛酸和等待的焦急，確實(shí)形象。

　　馬上就來了另一個麻煩的問題，debug。測試結(jié)果比仿真結(jié)果差是必然的，差很多也是很常見的，debug是必不可少的。但好多的時候讓人頭疼的是，PCB重做了，結(jié)果沒變好，甚至debug很久，也不能找到確切的原因。

　　所以為什么經(jīng)驗(yàn)很重要，踩坑很重要，迭代很重要。就是把最可能的原因，都給嘗試了，好多坑都給標(biāo)記了，找到問題所在了，這樣再設(shè)計，成功率自然就高了。

　　設(shè)計周期長，本身很反人性。結(jié)果不直觀，學(xué)習(xí)材料少，學(xué)習(xí)內(nèi)容反而多，各種模塊編程公式推導(dǎo)板級設(shè)計等要求還挺多，辛辛苦苦得到的就只是比指甲蓋還小的玩意兒，確實(shí)就挺煩人的。

　　每個學(xué)科都有自身的難度，想要做精都不是簡單的事情。不過呢，再難的東西，真的掌握了就不難了。所以，精進(jìn)才是要緊的事。