0 引言

    隨著混合模式VLSI系統(tǒng)的發(fā)展，人們對以低電源電壓工作的模擬集成電路產生了濃厚的興趣。在許多應用中，運算放大器的輸入共模電壓范圍(V_icm)應保持盡可能寬，特別是在混合模式IC區(qū)域^[1-2]。

    輸入級電路是軌到軌運算放大器的關鍵部分。為了在低電壓設計中獲得合理的信噪比，輸入級應能夠處理來自軌對軌的共模輸入電壓^[3]。這可以通過放置N溝道和P溝道來實現差分輸入對并聯(lián)^[4]，如圖1所示。當共模輸入電壓靠近地軌時，只有P溝道工作；當共模輸入電壓接近V_DD軌時，只有N通道工作;而在共模輸入電壓的中間范圍內，所有差分對都工作。然而，當兩個差分對完全工作時，該輸入級的跨導是僅有一對差分對工作時跨導的兩倍。

    該電路在以下三個區(qū)域運行：

    若輸入級跨導變化很大，則阻止了最佳頻率補償，并在很大程度上影響單位增益信號的失真。

    輸入晶體管的g_m由下式給出：

其中μ_N和μ_P是電荷載流子的遷移率，C_OX是氧化物電容；W和L分別是晶體管的寬度和長度^[5-6]。從式(5)可以發(fā)現，對于常數g_m，P溝道和N溝道輸入對的寬長比率必須遵循以下關系：

    如果由于工藝變化，特別是溫度的變化，μ_N超過μ_P的比率與其正常值不同，則g_m將具有另外的變化。

    目前已經提出了許多方案來獲得軌到軌常數g_m。一般方法是通過1：3電流鏡電路控制差分輸入對的DC尾電流^[7]。本文提出的電路通過使用虛擬輸入差分對動態(tài)地改變輸入差分對的尾電流來恒定g_m，其在每個虛擬輸入差分對的尾電流晶體管處具有補償電流源^[8]。電路在整個過程中實現幾乎恒定的跨導g_m(在±2%范圍內)。

1 恒定跨導gm輸入級

    所提出的常數g_m輸入級電路的基本結構如圖2所示。N溝道虛擬輸入差分對連接到P溝道輸入差分對的尾電流晶體管(M6)，P溝道虛擬輸入差分對連接到N溝道輸入差分對的尾電流晶體管(M5)。當只有一個有效輸入對工作時，虛擬輸入差分對沒有任何影響^[9]。

    當兩個不同的差分對完全工作時，虛擬輸入差分對帶走4倍I_ref尾電流的3倍I_ref。三個區(qū)域的跨導g_m分別如下。

    第一區(qū)和第三區(qū)：

    第二區(qū)：

    在該結構中，每個虛擬輸入差分對的晶體管尾電流都加入了補償電流I_C。當虛擬輸入差分對關閉時，I_C將用于M11和M12使其保持在三極管區(qū)域^[10]。這種優(yōu)化可以減少跨導g_m的變化，因為當輸入差分對關閉時，M5和M6處于三極管區(qū)域。當沒有電流I_C被注入，并且M7和M8被關斷時，M11的漏源電壓將為零。因為沒有注入I_C，所以只要共模電壓在NMOS晶體管的閾值電壓(V_THN)附近，M7和M8就會進入亞閾值區(qū)域；與輸入差分對(M1和M2)相比，只要共模電壓高于V_THN+V_DS5，在三極管區(qū)工作的M5(V_DS5)的漏-源電壓將進入亞閾值區(qū)；虛擬差分對將在相同類型的輸入差分對之前生效，這是該結構的g_m變化的主要原因^[11]。

    補償電流的值通過以下等式計算：

    通過尾電流晶體管的三極管區(qū)電流和飽和電流的比例來估計補償電流I_C的影響是顯而易見的，并在本文的仿真部分中給出。

2 求和電路和整個輸入級電路

    如圖3(a)所示，電流鏡M20和M21與折疊的級聯(lián)M22-M25一起形成求和電路，M22-M25與輸入差分對連接。該求和電路不僅增加了來自互補軌到軌輸入級的信號，而且由于折疊的級聯(lián)的高電壓增益而增加了級的增益[12]。當需要更高的增益時，可以通過使用如圖3(b)所示的增益提升技術來改善求和電路。當驅動低電阻時，AB類輸出級是首選。圖4所示為整個輸入級可視為單級放大器，用于驅動VLSI系統(tǒng)中的電容器。M28和M29形成補償電流源連接到虛擬輸入對。

3 仿真和分析

    基于所提出的恒定g_m輸入級，軌對軌CMOS運算放大器輸入級采用標準0.18 μm CMOS技術設計，其中V_THN≈0.48 V，V_THP≈0.46 V。圖5顯示了I_tail=40 μA和V_DD=1.8 V時總輸入級跨導對共模輸入電壓V_icm的仿真結果。結果顯示g_m變化為±2％，性能明顯比沒有補償電流的電路好^[13]。由于上述原因，最大g_m變化發(fā)生在共模電壓的0.5～0.6 V和1.2～1.3 V。g_m變化不僅由電氣原因引起，而且還與過程中電路不匹配有關^[14]。顯然，輸入差分對的(W/L)_N和(W/L)_P之間的不匹配會導致g_mN和g_mP之間產生Δg_m。M5、M11、M29晶體管和M5、M12、M28晶體管的尺寸不匹配將使輸入對尾電流與設計比率不同，這也會導致gm變化。根據式(4)，晶體管尺寸的不匹配導致ΔK對于g_m具有與尾電流的不匹配有同樣的影響，這意味著輸入對的不匹配對總g_m變化的影響比尾電流鏡的失配更顯著。設計人員應該更加關注這些晶體管布局。虛擬對不匹配不會影響電路，其電流由尾電流鏡決定^[15]。從圖5可以看出一階g_m計算表達式無法解釋其所模擬的結果,根據式(4)，g_m應隨著尾電流I_tail的增加而增加。根據圖5所示，當尾電流I_tail大于中間范圍時，g_m的兩個邊緣不隨模式輸入范圍變化而變化，相反它略有下降。這可以通過更具體的二階gm表達式式(11)來解釋。

    其中λ是溝道長度調制參數。對于N通道差分對M1和M2，當共模輸入范圍的較高邊緣增加時，它們的漏源電壓減小；對于P通道差分對M3和M4，當共模輸入范圍的較低邊緣減小時，它們的漏源電壓減小。當通道長度減小時，這種現象將非常明顯^[16]。 

    本文比較了一些目前軌對軌放大器的最先進的技術，如表1所示。

    圖6顯示了不同電源電壓下g_m隨共模輸入電壓V_icm的變化。當電源電壓變化在10％以內時，電路工作正常。圖7顯示了在不同溫度下g_m隨共模輸入電壓V_icm的變化?？梢钥吹?，在不同共模輸入電壓V_icm值下的溫度對g_m變化有影響。這是由于輸入的互補結構、電子和空穴的遷移率和由于其不同的散射機制而對溫度的響應不同導致的^[17]。N溝道MOSFET對溫度更敏感，因此當溫度升高時，其g_m下降得更快。圖8顯示了該電路的交流特性，仿真結果顯示該單級放大器的直流增益超過61 dB，帶寬為25 MHz，相位裕度為78°，電路功率小于498 μW。

4 結論

    本文在1.8 V電源電壓下采用0.18 μm標準CMOS工藝，設計了一種恒跨導軌對軌運算放大器輸入級電路。該電路在整個過程中實現了幾乎恒定的跨導g_m(在±2%范圍內)。在不同電源電壓和溫度下對電路的運行情況進行了仿真分析。討論了輸入晶體管和電流鏡的失配問題。為了獲得更好的性能，本文考慮了二階效應。

參考文獻

[1] MASOOM A，HADIDI K. A 1.5-V，constant-gm, rail-to-rail input stage operational amplifier[C].IEEE International Conference on Electronics，2006：203-205.

[2] SONG T S T，YAN S Y S.A robust rail-to-rail input stage with constant-gm and constant  slew rate using a novel level shifter[C].IEEE International Symposium on Circuits & Systems，2007：477-480.

[3] HUANG H Y，WANG B R，LIU J C.High-gain and high-bandwidth rail-to-rail operational amplifier with slew rate boost circuit[C].IEEE International Symposium on Circuits & Systems，2006：907-910.

[4] FERRARI G，GOZZINI F，SAMPIETRO M.Transimpedance amplifier for very high sensitivity current detection over 5MHz bandwidth[J].Microelectronics and Electronics，2008：201-204.

[5] BESPALKO R D.Transimpedance amplifier design using 0.18 μm CMOS technology[J].Electrical and Computer Engineering，2007，23(2)：32-37.

[6] 高瑜宏，朱平.一種高增益帶寬積CMOS跨導運算放大器[J].微電子學，2017，47(5)：597-600.

[7] 林俊明，鄭耀華，張志浩，等.CMOS射頻功率放大器高效率和高線性度研究進展[J].電子技術應用，2015，41(5)：21-24.

[8] 徐偉，黃樂天，丁召明，等.CMOS全集成低壓低功耗鎖相環(huán)設計概述[J].電子技術應用，2014，32(4)：6-10.

[9] CHEN W Z，LU C H.Design and anaylsis of a 2.5-Gbps optical receiver analog front-end in a 0.35-μm digital CMOS technology[J].IEEE Transactions on Circuits & Systems I Regular Papers，2006，53(5)：977-983.

[10] Bespalko R D.Transimpedance amplifier design using 0.18 μm CMOS technology[J].Electrical and Computer Engineering，2007，23(2)：32-37.

[11] PERNICI S，NICOLLINI G，CASTELLO R.A CMOS low-distortion fully differential power amplifier with double nested miller compensation[J].IEEE Journal of Solid-State Circuits，1993，28(5)：758-763.

[12] ESCID H，ATTARI M，IDIR M A，et al. 0.35 μm CMOS optical sensor for an  integrated transimpedance circuit[J].International Journal on Smart Sensing and Intelligent Systems，2011，4(3)：467-481.

[13] LI M H，LI C S，HOU L J，et al.A 1.57 mW 99 dB CMOS transimpedance amplifier for VHF micromechanical reference oscillators[C].IEEE International Symposium on Circuits and Systems.IEEE，2012：209-212.

[14] SINA F，HOSSEIN S.Positive feedback tecnique for DC-gain enhancement of folded cascode op-amps[C].IEEE 10th International New Circuits & Systems Conference，2010：261-262.

[15] 李紅，賀章擎，徐元中.基于功率合成器的20GHz CMOS功率放大器設計[J].電子技術應用，2016，42(5)：39-41.

[16] 王月一，王軍，王林.基于恒功耗的CMOS低噪聲放大器噪聲系數優(yōu)化計算[J].電子技術應用，2017，43(2)：22-25.

[17] 奉偉，施娟，翟江輝.一種用于高精度DAC的實用型CMOS帶隙基準源[J].電子技術應用，2018，44(2)：16-19.

作者信息:

高瑜宏，李俊龍

(呂梁學院，山西 呂梁，033000)