《電子技術(shù)應(yīng)用》
您所在的位置：首頁 > 模擬設(shè)計(jì) > 設(shè)計(jì)應(yīng)用 > 3.3 V/0.18 μm恒跨導(dǎo)軌對(duì)軌CMOS運(yùn)算放大器的設(shè)計(jì)
3.3 V/0.18 μm恒跨導(dǎo)軌對(duì)軌CMOS運(yùn)算放大器的設(shè)計(jì)
來源：電子技術(shù)應(yīng)用2012年第11期
馬玉杰，高俊麗，后永奇，耿曉勇，楊建紅
蘭州大學(xué) 物理科學(xué)與技術(shù)學(xué)院 微電子研究所，甘肅 蘭州730000
摘要： 基于0.18 μm CMOS工藝，設(shè)計(jì)了一種3.3 V低壓軌對(duì)軌（Rail-to-Rail）運(yùn)算放大器。該運(yùn)算放大器的輸入級(jí)采用3倍電流鏡控制的互補(bǔ)差分對(duì)結(jié)構(gòu)，實(shí)現(xiàn)了滿電源幅度的輸入輸出和恒輸入跨導(dǎo)；輸出級(jí)采用前饋式AB類輸出控制電路，保證了軌對(duì)軌的輸出擺幅以及較強(qiáng)的驅(qū)動(dòng)能力。仿真結(jié)果表明，直流開環(huán)增益為120 dB，單位增益帶寬為5.98 MHz，相位裕度為66°，功耗為0.18 mW，在整個(gè)共模范圍內(nèi)輸入級(jí)跨導(dǎo)變化率為2.45%。
中圖分類號(hào)： TN722
文獻(xiàn)標(biāo)識(shí)碼： A
文章編號(hào)： 0258-7998(2012)11-0048-03
Design of a 3.3 V/0.18 μm constant-gm Rail-to-Rail CMOS operational amplifier
Ma Yujie，Gao Junli，Hou Yongqi，Geng Xiaoyong，Yang Jianhong
Institute of Microelectronics, School of Physical Science & Technology, Lanzhou University, Lanzhou 730000，China
Abstract： A Rail-to-Rail operational amplifier is designed with 0.18 ?滋m CMOS technology at 3.3 V single power supply. Its input stage is a complementary differential pair controlled by three-times current mirror to realize Rail-to-Rail common mode input range and constant trans-conductance,while the output stage employs a feed-forward biased class-AB control circuit, which ensures Rail-to-Rail output swing and strong driving capability. The simulation results indicate that the operational amplifier has achieved open loop DC gain of 120 dB, unit gain bandwidth of 5.98 MHz, phase margin of 66 degree, power dissipation of 0.18 mW, and the trans-conductance variation over the common-mode input range of only about 2.45%.
Key words : operational amplifier；low voltage；constant trans-conductance；Rail-to-Rail

    隨著便攜式電子產(chǎn)品的飛速發(fā)展，集成電路電源電壓不斷降低，迫使輸入輸出信號(hào)擺幅大大減小[1]，嚴(yán)重影響運(yùn)算放大器（以下簡稱運(yùn)放）的工作性能，甚至使其不能正常工作。為了提高運(yùn)放的信噪比，通常需要輸入輸出信號(hào)范圍能夠達(dá)到整個(gè)電源電壓，即軌對(duì)軌(Rail-to-Rail)。Rail-to-Rail運(yùn)放的輸入級(jí)通常采用PMOS和NMOS并聯(lián)的互補(bǔ)差分對(duì)結(jié)構(gòu),但這種結(jié)構(gòu)會(huì)使輸入級(jí)跨導(dǎo)在整個(gè)共模輸入范圍內(nèi)變化一倍[2]，這不僅會(huì)引起環(huán)路增益和單位增益帶寬變化很大,也使頻率補(bǔ)償變得十分困難。因此，要求Rail-to-Rail運(yùn)放的輸入級(jí)在整個(gè)共模輸入范圍內(nèi)保持恒定的跨導(dǎo)。

    本設(shè)計(jì)采用3倍電流鏡法[3]控制互補(bǔ)差分對(duì)作為輸入級(jí),不但滿足了Rail-to-Rail的共模輸入電壓范圍的要求,而且具有良好的恒跨導(dǎo)特性。運(yùn)放采用浮動(dòng)電流源控制的前饋式AB類輸出級(jí)，在精確控制輸出晶體管電流的同時(shí)，滿足了Rail-to-Rail輸出電壓動(dòng)態(tài)范圍的要求。運(yùn)放采用帶有懸浮電流源結(jié)構(gòu)的折疊共源共柵電路作為中間增益級(jí)，除實(shí)現(xiàn)電流求和及穩(wěn)定靜態(tài)輸出電流的功能外,還可提高環(huán)路增益。
1 電路結(jié)構(gòu)設(shè)計(jì)及分析
1.1 低壓Rail-to-Rail輸入級(jí)
    通常，運(yùn)放的輸入級(jí)采用匹配性能好、失調(diào)和溫漂均很小的差分放大電路，其典型結(jié)構(gòu)的共模差分輸入變化范圍有兩種，如圖1所示。

    在圖1(a)中，對(duì)NMOS差分對(duì)管(M1、M2)來說，在低共模輸入信號(hào)下不能正常工作。其共模輸入電壓范圍為：
    
    可見，當(dāng)共模輸入電平從電源到地變化時(shí)，輸入級(jí)的跨導(dǎo)gm變化1倍。若將其運(yùn)用于帶有反饋回路的運(yùn)放中，其環(huán)路增益也變化1倍，失真增大[4]；當(dāng)跨導(dǎo)變化1倍，單位增益帶寬將相應(yīng)變化1倍，使得相位裕度減小，運(yùn)放穩(wěn)定性變差；由于運(yùn)放的增益帶寬積與輸入級(jí)跨導(dǎo)是成正比的，所以跨導(dǎo)變化也會(huì)阻礙頻率補(bǔ)償。因而，輸入級(jí)設(shè)計(jì)的關(guān)鍵是要使得跨導(dǎo)在整個(gè)共模輸入電壓范圍內(nèi)保持恒定。
    本文設(shè)計(jì)的恒跨導(dǎo)Rail-to-Rail運(yùn)算放大器采用3倍電流鏡法控制互補(bǔ)差分對(duì)作為輸入級(jí)來實(shí)現(xiàn)跨導(dǎo)恒定，其電路結(jié)構(gòu)如圖2所示。M10、M13是兩個(gè)電流開關(guān)，分別控制由M11～M12、M14～M15組成的兩個(gè)放大倍數(shù)為1:3的電流鏡。由前面分析可知,共模輸入電壓將跨導(dǎo)分為三部分：(1)當(dāng)VONN<Vcm<VONP時(shí)，跨導(dǎo)最大，為Vcm在其他區(qū)間時(shí)的2倍。由于工作在強(qiáng)反型區(qū)的MOS管跨導(dǎo)與漏電流的平方根成正比，所以，若使兩對(duì)MOS管單獨(dú)導(dǎo)通的尾電流為其同時(shí)導(dǎo)通時(shí)的尾電流的4倍，則整個(gè)共模輸入范圍內(nèi)輸入級(jí)跨導(dǎo)就會(huì)保持恒定。(2)當(dāng)VSS<Vcm<VONN時(shí)，只有PMOS差分對(duì)管導(dǎo)通，開關(guān)M13閉合，尾電流被M13引到由M14～M15組成的1:3的電流鏡，此時(shí)尾電流是原來的4倍。(3)當(dāng)VONP<Vcm<VCC時(shí)，只有NMOS差分對(duì)管導(dǎo)通，此時(shí)尾電流為原來的4倍。只有當(dāng)VONN<Vcm<VONP時(shí)，開關(guān)M10和M13都斷開，兩個(gè)差分對(duì)都導(dǎo)通，就實(shí)現(xiàn)了輸入級(jí)跨導(dǎo)在Rail-to-Rail的共模輸入范圍內(nèi)恒定。

1.3 前饋式AB類Rail-to-Rail輸出級(jí)
    Rail-to-Rail運(yùn)放的輸出級(jí)一般采用具有較高轉(zhuǎn)換效率的AB類輸出結(jié)構(gòu)。在低壓設(shè)計(jì)中，常采用前饋式AB類輸出級(jí)和反饋式AB類輸出級(jí)[4]兩種結(jié)構(gòu)。由于前饋式AB類輸出級(jí)晶體管輸出電流易于控制，而且電路結(jié)構(gòu)簡單、穩(wěn)定性好，所以本文采用浮動(dòng)電流源控制的前饋式AB類輸出級(jí)電路，結(jié)構(gòu)如圖3所示。

    圖3中，M36、M37為輸出晶體管，M26、M27構(gòu)成AB類控制電路，M26、M30、M31、M37以及M27、M34、M35、M36構(gòu)成兩個(gè)線性回路，控制輸出管的靜態(tài)電流[5]。M36、M37的柵極電壓受AB類控制電路M26、M27控制，在降低柵極間電壓對(duì)電源、工藝的敏感性的同時(shí)，大大地減小了電路面積。從圖中可以得出：
    
   
    為了保證輸出靜態(tài)電流不受共模輸入電壓的影響，加入浮動(dòng)電流源M24、M25，它與AB類控制電路具有相同結(jié)構(gòu)，不但補(bǔ)償了AB類控制電路對(duì)電源電壓的依賴性，而且也提高了電路的電源抑制比。
2 整體電路及仿真結(jié)果
    本文設(shè)計(jì)的3.3 V恒跨導(dǎo)Rail-to-Rail CMOS運(yùn)算放大器的整體電路如圖4所示。

 

 

    本文基于SMIC 0.18 &mu;m工藝模型，在3.3 V的電源電壓下，對(duì)設(shè)計(jì)的運(yùn)算放大器進(jìn)行了仿真驗(yàn)證。圖5為運(yùn)放的幅頻與相頻特性曲線,負(fù)載電阻為5 k&Omega;，電容為5 pF，直流增益為120 dB，單位增益帶寬為5.98 MHz，相位裕度為66&deg;。
 

    本文基于SMIC 0.18 &mu;m工藝模型，設(shè)計(jì)了一種低壓、恒跨導(dǎo)、Rail-to-Rail運(yùn)算放大器，其輸入級(jí)采用3倍電流鏡技術(shù)來使輸入級(jí)跨導(dǎo)恒定；輸出級(jí)采用前饋式AB類輸出結(jié)構(gòu)，在精確控制輸出晶體管電流的同時(shí)使輸出電壓范圍達(dá)到Rail-to-Rail全擺幅。仿真結(jié)果表明,輸入級(jí)總跨導(dǎo)在整個(gè)共模輸入電壓范圍內(nèi)變化率僅為2.45%，直流增益為120 dB，電源抑制比為97.7 dB，共模抑制比為101.2 dB，單位增益帶寬為5.98MHz，靜態(tài)功耗僅為0.18 mW。在3.3 V電源電壓下,該運(yùn)算放大器輸入輸出達(dá)到Rail-to-Rail全擺幅，有較高的直流開環(huán)增益、電源抑制比和共模抑制比，并具有良好的恒跨導(dǎo)特性和較低的功耗。該運(yùn)算放大器可以廣泛應(yīng)用于手機(jī)、PDA等以電池供電的便攜式電子產(chǎn)品中。
參考文獻(xiàn)
[1] HUIJSING J H，LINEBARGER D.Low-voltage operational amplifier with Rail-to-Rail input and output ranges[J].IEEE Journal of Solid-State Circuits，1985，20(6)：1144-1150.
[2] AHMADI M M.An adaptive biased single-stage CMOS operational amplifier with a novel Rail-to-Rail constant-gm  input stage[J].Analog Integrated Circuits and Signal Processing，2005，45(1)：71-78.
[3] LIPKA B，KLEINE U.Design of a complementary folded cascode operational amplifier[C].Proceedings of IEEE International SOC Conference.Belfast，North Ireland，2009：111-114.
[4] 楊銀堂，李曉娟，朱樟明，等.低壓低功耗運(yùn)算放大器結(jié)構(gòu)設(shè)計(jì)技術(shù)[J].電路與系統(tǒng)學(xué)報(bào)，2005，10(4)：95-101.
[5] 鄧紅輝，尹勇生，高明倫.1.5 V低功耗CMOS恒跨導(dǎo)軌對(duì)軌運(yùn)算放大器[J].科技導(dǎo)報(bào)，2009，27(23)：57-61.

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。