電路設(shè)計(jì)軟件具備很多應(yīng)用，對(duì)于電路設(shè)計(jì)軟件，小編曾帶來(lái)兩篇有關(guān)Protel DXP電路設(shè)計(jì)軟件的系列教程。本文對(duì)于電路設(shè)計(jì)軟件的講解，同樣基于Protel DXP。通過(guò)本文，你將學(xué)會(huì)如何在Protel DXP電路設(shè)計(jì)軟件中對(duì)項(xiàng)目選項(xiàng)予以設(shè)置，一起來(lái)了解下吧。

請(qǐng)注意，本文課程承接自“電路設(shè)計(jì)軟件系列教程(二)，Protel DXP電路設(shè)計(jì)軟件之放置元件”，如果您對(duì)本文內(nèi)容存在一定疑惑，可翻閱前文。

項(xiàng)目選項(xiàng)包括錯(cuò)誤檢查規(guī)則、連接矩陣、比較設(shè)置、ECO啟動(dòng)、輸出路徑和網(wǎng)絡(luò)選項(xiàng)以及你想指定任何項(xiàng)目規(guī)則。在你編輯項(xiàng)目時(shí)Protel DXP將使用這些設(shè)置。

當(dāng)項(xiàng)目被編輯時(shí)，詳盡的設(shè)計(jì)和電氣規(guī)則將應(yīng)用于驗(yàn)證設(shè)計(jì)。當(dāng)所有錯(cuò)誤被解決后，原理圖設(shè)計(jì)的再編輯將被啟動(dòng)的ECO加載到目標(biāo)文件，例如一個(gè)PCB文件。項(xiàng)目比較允許你找出源文件和目標(biāo)文件之間的差別，并在相互之間進(jìn)行更新(同步)。

所有與項(xiàng)目有關(guān)的操作，如錯(cuò)誤檢查、比較文件和ECO啟動(dòng)均在 Options for Project 對(duì)話(huà)框中設(shè)置 ( Project > Project Options )。

所有項(xiàng)目輸出，如網(wǎng)絡(luò)表、仿真器、文件的提供(打印)、集合和制造輸出及報(bào)告在 Outputs for Project 對(duì)話(huà)框中設(shè)置( Project > Output Jobs )。 參見(jiàn)“設(shè)置項(xiàng)目輸出”以獲得更多信息。

1、選擇 Project ? Project Options ， Options for Project 對(duì)話(huà)框出現(xiàn)。

所有與項(xiàng)目有關(guān)的選均通過(guò)這個(gè)對(duì)話(huà)框來(lái)設(shè)置。

檢查原理圖的電氣參數(shù)

在Protel DXP中原理圖是不僅僅只是繪圖--原理圖還包含關(guān)于電路的連接信息。你可以使用連接檢查器來(lái)驗(yàn)證你的設(shè)計(jì)。當(dāng)你編輯項(xiàng)目時(shí)，DXP將根據(jù)在 Error Reporting 和 Connection Matrix 標(biāo)簽中的設(shè)置來(lái)檢查錯(cuò)誤，如果有錯(cuò)誤發(fā)生則會(huì)顯示在 Messages 面板。

設(shè)置錯(cuò)誤報(bào)告

在 Options for Project 對(duì)話(huà)框中的 Error Reporting 標(biāo)簽用于設(shè)置設(shè)計(jì)草圖檢查。報(bào)告模式 ( Report Mode ) 表明違反規(guī)則的嚴(yán)格程度。如果你要修改 Report Mode ， 點(diǎn)擊你要修改的違反規(guī)則旁的 Report Mode ， 并從下拉列表中選擇嚴(yán)格程度。在本教程中我們使用默認(rèn)設(shè)置。

設(shè)置連接矩陣

連接矩陣標(biāo)簽( Options for Project 對(duì)話(huà)框 ) 顯示的是錯(cuò)誤類(lèi)型的嚴(yán)格性，這將在設(shè)計(jì)中運(yùn)行錯(cuò)誤報(bào)告檢查電氣連接產(chǎn)生，如引腳間的連接、元件和圖紙輸入。這個(gè)矩陣給出了一個(gè)在原理圖中不同類(lèi)型的連接點(diǎn)以及是否被允許的圖表描述。

例如，在矩陣圖的右邊找到 Output Pin ， 從這一行找到 Open Collector Pin 列。在它的相交處是一個(gè)橙色的方塊，這而這個(gè)表示在原理中從一個(gè) Output Pin 連接到一個(gè) Open Collector Pin 的顏色將在項(xiàng)目被編輯時(shí)啟動(dòng)一個(gè)錯(cuò)誤條件。

你可以用不同的錯(cuò)誤程度來(lái)設(shè)置每一個(gè)錯(cuò)誤類(lèi)型，例如對(duì)一些致命的錯(cuò)誤不予報(bào)告。

修改連接錯(cuò)誤：

1、點(diǎn)擊 Options for Project 對(duì)話(huà)框的 Connection Matrix 標(biāo)簽。

2、點(diǎn)擊兩種類(lèi)型的連接的相交處的方塊，例如 Output Sheet Entry and Open Collector Pin 。

3 、 在方塊變?yōu)閳D例中的 errors 表示的顏色時(shí)停止點(diǎn)擊，例如一個(gè)橙色方塊表示一個(gè)錯(cuò)誤將表明這樣的連接是否被發(fā)現(xiàn)。

我們的電路不只包含 Passive Pins ( 在電阻、電容和連接器上)和 Input Pins ( 在晶體管上)。讓我們來(lái)檢查一下看看連接矩陣是否會(huì)偵測(cè)出未連接的 passive pins 。

1 、在行標(biāo)簽中找到 Passive Pin ， 在列標(biāo)簽中找到 Unconnected 。 它們的相交處的方塊表示在原理中當(dāng)一個(gè) Passive Pin 被發(fā)現(xiàn)未連接時(shí)的錯(cuò)誤條件。默認(rèn)是一個(gè)綠色方塊，表示運(yùn)行時(shí)不給出報(bào)告。

2、點(diǎn)擊這個(gè)相交處的方塊，直到它變?yōu)辄S色，這樣當(dāng)我們修改項(xiàng)目時(shí)，未連接的 passive pins 被發(fā)現(xiàn)時(shí)就會(huì)給出警告。

設(shè)置比較器

Options for Project 對(duì)話(huà)框的 Comparator 標(biāo)簽用于設(shè)置當(dāng)一個(gè)項(xiàng)目修改時(shí)給出文件之間的不同或忽略。在本教程中，我們不需要將一些僅表示原理圖設(shè)計(jì)等級(jí)的特性(如 rooms ) 之間的不同顯示出來(lái)。確認(rèn)在你忽略元件等級(jí)時(shí)沒(méi)有忽略元件。

1、點(diǎn)擊 Comparator 標(biāo)簽并在 Difference Associated with Components 單元 找到 Changed Room Definitions 、 Extra Room Definitions 和 Extra Component Classes 。

2 、 從這些選項(xiàng)右邊的 Mode 列中的下拉列表中選擇 Ignore Differences 。

現(xiàn)在我們準(zhǔn)備編輯項(xiàng)目并檢查所有錯(cuò)誤了。

編輯項(xiàng)目

編輯一個(gè)項(xiàng)目就是在設(shè)計(jì)文檔中檢查草圖和電氣規(guī)則錯(cuò)誤并將你置于一個(gè)調(diào)試環(huán)境。我們已經(jīng)在 Options for Project 對(duì)話(huà)框中對(duì) Error Checking 和 Connection Matrix 標(biāo)簽中的規(guī)則進(jìn)行了設(shè)置。

1、要編輯我們的 Multivibrator 項(xiàng)目，選擇 Project > Compile PCB Project 。

2 、 當(dāng)項(xiàng)目被編輯時(shí)，任何已經(jīng)啟動(dòng)的錯(cuò)誤均將顯示在設(shè)計(jì)窗口下部的 Messages 面板中。被編輯的文件會(huì)與同級(jí)的文件、元件和列出的網(wǎng)絡(luò)以及一個(gè)能瀏覽的連接模型一起列表在 Compiled 面板中。

如果你的電路繪制正確， Messages 面板應(yīng)該是空白的。如果報(bào)告給出錯(cuò)誤，則檢查你的電路并確認(rèn)所有的導(dǎo)線(xiàn)和連接是正確的。

我們現(xiàn)在要小心地加入一個(gè)錯(cuò)誤到我們的電路中并重新編輯項(xiàng)目：

1、在設(shè)計(jì)窗口的頂部點(diǎn)擊 Multivibrator.SchDoc 標(biāo)簽，以使原理圖為當(dāng)前文檔。

2、點(diǎn)擊連接C1和Q1基極的導(dǎo)線(xiàn)的中部，在導(dǎo)線(xiàn)的端點(diǎn)將出現(xiàn)小的方形編輯熱點(diǎn)，一條沿著導(dǎo)線(xiàn)的虛線(xiàn)將顯示選擇顏色以表示這條導(dǎo)線(xiàn)被選取了。按 DELETE 鍵刪除這條導(dǎo)線(xiàn)。

3、重新編輯項(xiàng)目( Project > Compile PCB Project ) 來(lái)檢查錯(cuò)誤被找到。

Messages 面板將打開(kāi)并給出一個(gè)警告信號(hào)：在你的電路中有一個(gè)未連接的輸入引腳。一個(gè)懸浮輸入引腳錯(cuò)誤也會(huì)運(yùn)行，這是因?yàn)樵?Project Options 對(duì)話(huà)框的 Error Reporting 標(biāo)簽有一個(gè)檢查懸浮輸入引腳的特殊選項(xiàng)。

4、在 Messages 面板點(diǎn)擊一個(gè)錯(cuò)誤， Compile Error 窗口將顯示違反的詳細(xì)情況。從這個(gè)窗口，你可點(diǎn)擊一個(gè)錯(cuò)誤并跳轉(zhuǎn)到原理圖的違反對(duì)象以便檢查或修改錯(cuò)誤。

在我們完成教程的本單元之前，讓我們將原理圖中的錯(cuò)誤修復(fù)。

1、點(diǎn)擊原理圖圖紙標(biāo)簽使其為激活。

2、從菜單選擇 Edit > Undo (熱鍵E，U)。你先前刪除的導(dǎo)線(xiàn)現(xiàn)在恢復(fù)了。

3、要檢查恢復(fù)是否成功，重新編輯項(xiàng)目( Project > Compile PCB Project )來(lái)檢查將沒(méi)有錯(cuò)誤被發(fā)現(xiàn)。 Messages 面板應(yīng)該顯示( no errors ) 。

4、從菜單選擇 View > Fit All Objects ( 熱鍵V，F(xiàn))恢復(fù)原理圖視圖，并保存無(wú)錯(cuò)誤原理圖。

以上便是小編此次想和大家分享的內(nèi)容，希望大家喜歡。