中國(guó)科學(xué)院微電子研究所先導(dǎo)中心研究員朱慧瓏及其課題組提出并實(shí)現(xiàn)了世界上首個(gè)具有自對(duì)準(zhǔn)柵極的疊層垂直納米環(huán)柵晶體管。

   垂直納米環(huán)柵晶體管是集成電路2納米及以下技術(shù)代的主要候選器件，但其在提高器件性能和可制造性等方面面臨著眾多挑戰(zhàn)。在2018年底舉辦的國(guó)際集成電路會(huì)議IEDM上，來(lái)自IMEC的Ryckaert博士將垂直納米器件的柵極長(zhǎng)度及溝道與柵極相對(duì)位置的控制列為關(guān)鍵挑戰(zhàn)之一。

　　中國(guó)科學(xué)院微電子研究所先導(dǎo)中心研究員朱慧瓏及其課題組從2016年起針對(duì)相關(guān)基礎(chǔ)器件和關(guān)鍵工藝開(kāi)展了系統(tǒng)研究，提出并實(shí)現(xiàn)了世界上首個(gè)具有自對(duì)準(zhǔn)柵極的疊層垂直納米環(huán)柵晶體管（Vertical Sandwich Gate-All-Around FETs或VSAFETs），獲得多項(xiàng)中、美發(fā)明專利授權(quán)，研究成果近日發(fā)表在國(guó)際微電子器件領(lǐng)域期刊IEEE Electron Device Letters上（DOI: 10.1109/LED.2019.2954537）。

　　朱慧瓏課題組系統(tǒng)地研發(fā)了一種原子層選擇性刻蝕鍺硅的方法，結(jié)合多層外延生長(zhǎng)技術(shù)將此方法用于鍺硅/硅超晶格疊層的選擇性刻蝕，從而精確地控制納米晶體管溝道尺寸和有效柵長(zhǎng)；首次研發(fā)出了垂直納米環(huán)柵晶體管的自對(duì)準(zhǔn)高k金屬柵后柵工藝；其集成工藝與主流先進(jìn)CMOS制程兼容。課題組最終制造出了柵長(zhǎng)60納米、納米片厚度20納米的p型VSAFET。原型器件的SS、DIBL和電流開(kāi)關(guān)比（Ion/Ioff）分別為86mV/dec、40mV和1.8×105。

　　該項(xiàng)目部分得到中科院集成電路創(chuàng)新研究院項(xiàng)目（Y7YC01X001）的資助。

　　左上：STEM頂視圖，用原子層選擇性刻蝕鍺硅的方法制作的直徑為10納米的納米線（左）和厚度為23納米的納米片（右）；右上：具有自對(duì)準(zhǔn)高k金屬柵的疊層垂直納米環(huán)柵晶體管(VSAFETs)的TEM截面圖（左）及HKMG局部放大圖（右）；下：pVSAFETs器件的結(jié)構(gòu)和I-V特性：器件結(jié)構(gòu)示意圖（左），轉(zhuǎn)移特性曲線（中）和輸出特性曲線（右）