最近在圣克拉拉舉行的開(kāi)放創(chuàng)新平臺(tái)生態(tài)系統(tǒng)論壇上，臺(tái)積電（TSMC）對(duì)異構(gòu)封裝的未來(lái)進(jìn)行了展望。盡管Chiplet packaging經(jīng)常被用來(lái)描述具有潛在廣泛變化功能的多個(gè)硅芯片的集成，但本文將使用“異構(gòu)封裝”來(lái)代表它。下面的示例說(shuō)明了大裸片和小裸片、DRAM裸片以及全高帶寬內(nèi)存裸片堆棧（HBM2）的集成，比通?！癱hiplet”的范圍要豐富得多。臺(tái)積電集成互連與封裝副總裁Douglas Yu博士介紹了當(dāng)前臺(tái)積電異構(gòu)封裝產(chǎn)品，提出了3D封裝的發(fā)展，并將之形容為“More-than-More-than-Moore”。
Douglas表示，，隨著集成電路工藝技術(shù)的發(fā)展，晶體管的單位成本提高的速度已經(jīng)放緩。
圖1.隨著工藝技術(shù)的升級(jí)，晶體管單位成本的提高速度已經(jīng)放緩。（來(lái)源:臺(tái)積電）
擴(kuò)大規(guī)?？隙〞?huì)帶來(lái)持續(xù)的產(chǎn)品PPA（Performance，Power，Area）收益，但是整個(gè)系統(tǒng)功能的最終成本可能會(huì)驅(qū)使系統(tǒng)設(shè)計(jì)人員尋求異構(gòu)封裝的替代方案。
CoWoS
臺(tái)積電提供的首款異質(zhì)封裝產(chǎn)品是基板上晶圓上芯片封裝（CoWoS?）。封裝的橫截面如下圖所示。
圖2.Cowos?封裝集成（來(lái)源:TSMC）
硅中介層提供了die之間的互連，并通過(guò)硅通孔（TSV）連接到下面的基板。Douglas介紹了CoWoS?技術(shù)在生產(chǎn)中的最新進(jìn)展，特別是能夠?yàn)榫A光刻以最大光罩尺寸的2倍來(lái)制造中介層。
圖3.CoWo?S對(duì)硅中介層的支持大于單個(gè)最大光罩尺寸（來(lái)源：TSMC）
Info POP
Douglas回顧了臺(tái)積電基于Integrated Fanout（Info）技術(shù)的異構(gòu)封裝。原始的Info 產(chǎn)品提供了（重構(gòu)的）晶圓級(jí)重新分布層連接到裸片外圍之外的擴(kuò)展凸塊位置。下面展示了較新的Info POP封裝截面。
圖4.Info POP截面（來(lái)源:臺(tái)積電）
Info 模壓封裝超出嵌入式管芯，還可用于頂部管芯和再分布層連接之間的Through-InFO vias（TIV）。
SoIC
臺(tái)積電（TSMC）異構(gòu)封裝的最新創(chuàng)新涉及從管芯和基板之間的微凸點(diǎn)連接過(guò)渡到直接管芯連接之間的無(wú)凸點(diǎn)（熱壓）鍵合的轉(zhuǎn)變–有關(guān)微凸點(diǎn)和無(wú)凸點(diǎn)連接之間的比較，請(qǐng)參見(jiàn)下圖。TSMC-SoIC?是一個(gè)創(chuàng)新的基于晶圓工藝的前端平臺(tái)，集成了多芯片，多層，多功能和混合匹配技術(shù)，可實(shí)現(xiàn)高速，高帶寬，低功耗，高音調(diào)密度和最小的占位面積和堆疊高度的異構(gòu)3D IC集成。
圖5.凸點(diǎn)和無(wú)凸點(diǎn)技術(shù)特性與SOIC?封裝截面的比較（來(lái)源:TSMC）
硅通孔提供了與凸點(diǎn)的連接，這是最終后端封裝組裝流程的一部分。無(wú)凸點(diǎn)附著技術(shù)的密度和電氣特性要優(yōu)越得多。
未來(lái)展望
Douglas提出了一個(gè)異種封裝的設(shè)想，它結(jié)合了上述技術(shù)的獨(dú)特優(yōu)勢(shì)。下圖直接描繪了SOIC?復(fù)合封裝將成為Info?或Cowos?封裝的一部分，可以集成了更多的die和/或HBM內(nèi)存棧。
下第二幅圖說(shuō)明了使用無(wú)凸點(diǎn)連接進(jìn)行后續(xù)后端封裝組裝的多層（薄型）管芯。Douglas將此多層SOIC?解決方案稱(chēng)為從3D系統(tǒng)集成向全3D系統(tǒng)擴(kuò)展過(guò)渡的一部分。
圖6.SOIC?集成到后續(xù)的info或Cowos?封裝中（來(lái)源:TSMC）
圖7.多層無(wú)凸點(diǎn)芯片集成 à3D系統(tǒng)縮放（來(lái)源：TSMC）
由TSMC提出的異構(gòu)封裝技術(shù)愿景將真正為系統(tǒng)架構(gòu)師提供持續(xù)擴(kuò)展的巨大機(jī)會(huì)。除了傳統(tǒng)的單片芯片PPA技術(shù)選擇考慮因素之外，這一愿景還為系統(tǒng)級(jí)功能集成和封裝成本優(yōu)化提供了額外的機(jī)會(huì)?？纯催@些異構(gòu)封裝產(chǎn)品如何影響未來(lái)的系統(tǒng)設(shè)計(jì)將非常有趣。