由于基本技術(shù)挑戰(zhàn)和財(cái)務(wù)因素，根據(jù)摩爾定律對(duì)單片集成電路密度的提升速度已經(jīng)放緩。然而，從架構(gòu)的角度來(lái)看，最終成品需求的多樣性仍在不斷增長(zhǎng)。正在采用新的異構(gòu)處理單元來(lái)優(yōu)化以數(shù)據(jù)為中心的應(yīng)用程序。但是，傳統(tǒng)的處理器 - 內(nèi)存接口延遲阻礙了這些應(yīng)用所需的性能產(chǎn)出。相信Semiwiki的老讀者對(duì)高級(jí)多芯片封裝產(chǎn)品的最新進(jìn)展已經(jīng)有所耳聞，也就是基于2.5D硅中介層和基于3D硅通孔拓?fù)洹?/p>

　　在英特爾舉辦的高級(jí)封裝研討會(huì)上，英特爾封裝/測(cè)試技術(shù)開(kāi)發(fā)（ATTD）副總裁Ram Viswanath說(shuō)到："我們開(kāi)發(fā)了獨(dú)特的3D和2.5D封裝技術(shù)，并且我們渴望與客戶(hù)分享。產(chǎn)品架構(gòu)師現(xiàn)在有能力追求具有前所未有的規(guī)模和功能多樣性的MCP。"這是出人意料的發(fā)言， 一些會(huì)員甚至要求Ram給予確認(rèn)。毋庸置疑，世界上最大的半導(dǎo)體IDM正熱情地與客戶(hù)一起尋求MCP設(shè)計(jì)合作。

　　隨后，英特爾在美國(guó)西部半導(dǎo)體展（SEMICON West）上展示了三種新的封裝技術(shù)：Co-EMIB、全向互連（ODI）和多裸晶 I/O（MDIO）。這些新技術(shù)通過(guò)將多個(gè)裸晶拼接成一個(gè)處理器，實(shí)現(xiàn)了大規(guī)模設(shè)計(jì)。這些技術(shù)基于英特爾的 2.5D EMIB 和 3D Foveros 技術(shù)，旨在為異構(gòu)封裝帶來(lái)近乎單片的功耗和性能。對(duì)于數(shù)據(jù)中心來(lái)說(shuō)，這能夠讓平臺(tái)范圍遠(yuǎn)遠(yuǎn)超出單個(gè)裸晶的裸晶尺寸限制。

　　半導(dǎo)體的焦點(diǎn)通常集中在工藝節(jié)點(diǎn)本身，而封裝則成為現(xiàn)代半導(dǎo)體中一個(gè)往往受到忽視的推動(dòng)因素。最終，硅芯片僅僅是需要電源和數(shù)據(jù)互連的更龐大系統(tǒng)的一部分。從這個(gè)角度來(lái)看，封裝提供了處理器和主板之間的物理接口，主板則充當(dāng)芯片電信號(hào)和電源的著陸區(qū)。英特爾幾年前表示，它的組裝和測(cè)試研發(fā)規(guī)模比規(guī)模最大的兩家 OSAT（外包組裝和測(cè)試公司）加起來(lái)還要大。

　　封裝創(chuàng)新使更小的封裝成為可能，從而能夠容納更大的電池，正如我們所看到的 Broadwell-Y 那樣。通過(guò)使用硅中介層集成高帶寬內(nèi)存 (HBM)，實(shí)現(xiàn)了類(lèi)似的電路板尺寸縮減。隨著行業(yè)傾向于使用小芯片構(gòu)建模塊的異構(gòu)設(shè)計(jì)范例，平臺(tái)級(jí)互連變得非常重要。

　　EMIB

　　自 2017 年以來(lái)，英特爾一直在發(fā)布 EMIB（嵌入式多芯片互連橋接），這是一種低成本的硅中介層替代品，英特爾還計(jì)劃將這種小芯片戰(zhàn)略引入到主流芯片中。簡(jiǎn)而言之，EMIB 是一個(gè)硅芯片橋，能夠在兩個(gè)芯片之間建立起高速通道。硅芯片橋?qū)⑶度氲絻蓚€(gè)相鄰裸晶之間的封裝內(nèi)。

　　與可能有光罩大小 (832mm2) 或更大的硅中介層相比，EMIB 只是一塊很小的硅芯片，因此價(jià)格便宜。與傳統(tǒng)上用于多芯片封裝（MCP）的標(biāo)準(zhǔn)封裝走線（例如 AMD 的無(wú)限結(jié)構(gòu)）相比，它具備與硅中介層相同的帶寬和每比特能量?jī)?yōu)勢(shì)。（在某種程度上，由于 PCH 是一個(gè)獨(dú)立的裸晶，小芯片實(shí)際上已經(jīng)存在了很長(zhǎng)時(shí)間。）

　　EMIB 的另一個(gè)優(yōu)勢(shì)是能夠根據(jù)自己最合適的工藝技術(shù)構(gòu)建芯片的各項(xiàng)功能或 IP 塊，這樣就可以通過(guò)使用較小的裸晶來(lái)降低成本并提高產(chǎn)量。EMIB 還有其他幾項(xiàng)優(yōu)勢(shì)，例如允許設(shè)計(jì)人員從小芯片庫(kù)中構(gòu)建芯片，利用每個(gè)時(shí)間點(diǎn)上可用的最佳小芯片，以實(shí)現(xiàn) IP 開(kāi)發(fā)和集成的分離。英特爾目前在 Stratix 10、Agilex FPGAs 和 Kaby Lake-G 中均使用 EMIB，公司在其路線圖中對(duì)這一技術(shù)有更廣泛的計(jì)劃。

　　Foveros

　　在去年的架構(gòu)日上，英特爾更進(jìn)一步描述了其即將推出的 3D Foveros技術(shù)將用于 Lakefield 中。概括地說(shuō)，它是一種有源硅中介層，它使用硅通孔 (TSV) 將多層硅堆疊在一起。它比EMIB具有更低功耗和更高帶寬，盡管英特爾沒(méi)有討論它們的相對(duì)成本。

　　在Lakefield中，使用Foveros將22FFL上的基礎(chǔ)裸晶（提供電源輸送和PCH功能）連接到10納米的計(jì)算裸晶，后者具有四個(gè)Tremont 和一個(gè) Sunny Cove 內(nèi)核。今年 5 月，英特爾自嘲了一把其先進(jìn)概念產(chǎn)品的愿景：結(jié)合使用 EMIB 和 Foveros 創(chuàng)造出一個(gè)由多個(gè)芯片組成的單個(gè)巨無(wú)霸封裝。

　　周二，英特爾在美國(guó)西部半導(dǎo)體展上發(fā)布了它正在開(kāi)發(fā)的三種更先進(jìn)的封裝技術(shù)。

　　Co-EMIB

　　Co-EMIB 這項(xiàng)技術(shù)可以在很大程度上使上述以數(shù)據(jù)為中心的異構(gòu)產(chǎn)品成為現(xiàn)實(shí)。它本質(zhì)上可以讓英特爾將多個(gè) 3D 堆疊的 Foveros 芯片連接在一起，以創(chuàng)建更大的系統(tǒng)。

　　英特爾展示了一個(gè)包含四個(gè) Foveros 堆棧的概念產(chǎn)品，每個(gè)堆棧有八個(gè)小型計(jì)算小芯片，并通過(guò) TSV 連接到基礎(chǔ)裸晶。（因此 Foveros 的作用就是連接小芯片，起到如同單片裸晶的作用）。隨后每個(gè) Foveros 堆棧會(huì)通過(guò)兩個(gè)Co-EMIB 鏈接與其兩個(gè)相鄰的 Foveros 堆棧互連。Co-EMIB 還用于將 HBM 和收發(fā)器連接到計(jì)算堆棧。

　　顯然，這種產(chǎn)品將產(chǎn)生巨大成本，因?yàn)樗举|(zhì)上在單個(gè)封裝內(nèi)就包含了多個(gè)傳統(tǒng)的單片級(jí)產(chǎn)品。這很可能是英特爾將其歸類(lèi)為以數(shù)據(jù)為中心的概念產(chǎn)品的原因，它主要針對(duì)那些非常樂(lè)意支付這些成本來(lái)?yè)Q取額外性能的云參與者。

　　吸引力在于整個(gè)封裝提供了近乎單片的性能和互連能力。此外，Co-EMIB 相對(duì)于單片裸晶的優(yōu)勢(shì)在于，異構(gòu)封裝可以遠(yuǎn)遠(yuǎn)超出單片裸晶芯片尺寸限制，每個(gè) IP 都位于其自己最合適的工藝節(jié)點(diǎn)上。在 5 月份的投資者會(huì)議上，工程主管 Murthy 表示，早在兩年前，F(xiàn)overos 就讓公司能夠使用較小的小芯片來(lái)攔截新的工藝技術(shù)。

　　圖片來(lái)源：英特爾

　　當(dāng)然，由于EMIB是封裝內(nèi)部的一個(gè)橋接，因此它是在組裝過(guò)程開(kāi)始時(shí)插入的，隨后再插入Foveros堆棧。WikiChip 提供了一張 Co-EMIB 圖，用于連接兩個(gè) Foveros 堆棧。

　　ODI

　　全向互連 (ODI) 是一種新型互連技術(shù)。它是除標(biāo)準(zhǔn) MCP、EMIB 和 Foveros 之外的另一種類(lèi)型的多芯片互連。顧名思義，它允許進(jìn)行水平和垂直傳輸。其帶寬高于傳統(tǒng) TSV，因?yàn)?ODI TSV 要大得多。它允許從封裝基板直接傳導(dǎo)電流。電阻和延遲也更低。與傳統(tǒng)的 TSV 相比，ODI 在基礎(chǔ)裸晶中需要的垂直通道比傳統(tǒng) TSV 要少得多。如此最大限度減少了裸晶面積，并為有源晶體管釋放了面積。

　　MDIO

　　最后，多裸晶 I/O（MDIO) 是在高級(jí)接口總線 (AIB) 的基礎(chǔ)上發(fā)展而來(lái)，它為 EMIB 提供了標(biāo)準(zhǔn)化 SiP PHY 級(jí)接口，用于小芯片間的通信。去年，英特爾將其 AIB 捐贈(zèng)給 DARPA，作為小芯片的免專(zhuān)利費(fèi)互連標(biāo)準(zhǔn)。MDIO 將引腳速度從 2Gbps 提升到 5.4Gbps。面帶寬密度有所增加，但主要是由于線性帶寬密度有大幅增加。英特爾將 I/O 電壓擺幅從 0.9V 降至 0.5V，并提升了能效。英特爾還提供了與臺(tái)積電最近發(fā)布的 LIPINCON 的對(duì)比。

　　不過(guò)，有一點(diǎn)要提醒大家。盡管表面看來(lái)引腳速度越高越好，但事實(shí)并非如此，高速度往往會(huì)導(dǎo)致高功耗。最好將其視為一整套互連選項(xiàng)。一方面，有些協(xié)議具有較高通道速度（因此通道很少），例如 PCIe 4.0 的 32Gbps。另一方面，EMIB 和 HBM 等技術(shù)具有較低的每引腳數(shù)據(jù)速率，但通常它們有更多互連設(shè)備。EMIB 的路線圖包括縮小凸塊間距，這樣可提供更多連接，所以高通道率并非優(yōu)先考慮事項(xiàng)。

　　進(jìn)一步討論

　　當(dāng)這些技術(shù)準(zhǔn)備就緒時(shí)，它們將為英特爾提供強(qiáng)大的能力，迎接異構(gòu)和以數(shù)據(jù)為中心的時(shí)代。在客戶(hù)端，高級(jí)封裝的優(yōu)勢(shì)包括更小的封裝尺寸和更低的功耗（對(duì)于 Lakefield，英特爾聲稱(chēng)其 SoC 待機(jī)功耗降低了 10 倍，達(dá)到 2.6 mW）。在數(shù)據(jù)中心，高級(jí)封裝將有助于在單個(gè)封裝上構(gòu)建規(guī)模超大且功能強(qiáng)大的平臺(tái)，其性能、延遲和功耗特性都接近單片裸晶的性能。小芯片的產(chǎn)量?jī)?yōu)勢(shì)和芯片組生態(tài)系統(tǒng)的建立也是主要?jiǎng)恿Α?/p>

　　作為一家集成設(shè)備制造商 (IDM)，英特爾表示，從硅芯片到架構(gòu)和平臺(tái)，它都能夠以其他公司無(wú)法做到的方式廣泛合作開(kāi)發(fā) IP 和封裝。正如英特爾公司集團(tuán)副總裁兼封裝測(cè)試技術(shù)開(kāi)發(fā)部門(mén)總經(jīng)理Babak Sabi 所說(shuō)：“我們的愿景是開(kāi)發(fā)領(lǐng)先技術(shù)，將芯片和小芯片封裝在一起，以匹配單片片上系統(tǒng)的功能。異構(gòu)方法為我們的芯片架構(gòu)師提供了前所未有的靈活性，讓他們可以將 IP 塊和工藝技術(shù)與新設(shè)備外形規(guī)格中的各種內(nèi)存和 I/O 元素進(jìn)行混合和匹配。英特爾的垂直集成結(jié)構(gòu)在異構(gòu)集成時(shí)代提供了優(yōu)勢(shì)，讓我們有無(wú)與倫比的能力共同優(yōu)化架構(gòu)、流程和封裝，以交付領(lǐng)先產(chǎn)品?！?/p>

　　MDIO 計(jì)劃于 2020 年上市。有傳言稱(chēng)，英特爾將在 2022 年初使用 Foveros，并進(jìn)而有可能在 Granite Rapids 上使用 Co-EMIB。英特爾尚未確定ODI的時(shí)間框架。