各大晶圓廠(chǎng)積極尋求差異化，BulkCMOS、FD－SOI和FinFET隨時(shí)待命，不過(guò)問(wèn)題在于，在28nm之后，芯片制造商將走向何方？
一兩年前，各大晶圓廠(chǎng)推出了新的22nm工藝，現(xiàn)在他們正在加緊準(zhǔn)備量產(chǎn)并打算較量一番。
格羅方德、英特爾、臺(tái)積電和聯(lián)華電子正在開(kāi)發(fā)22nm工藝或擴(kuò)大他們?cè)?2nm上的戰(zhàn)果，一系列跡象表明，該節(jié)點(diǎn)可以在汽車(chē)、物聯(lián)網(wǎng)和無(wú)線(xiàn)通信等應(yīng)用上攬下大量業(yè)務(wù)，產(chǎn)生大量營(yíng)收。不過(guò)，因?yàn)楦鞔蟠S(chǎng)提供的22nm工藝有諸多差別，代工廠(chǎng)的客戶(hù)們需要面臨一些艱難選擇，而且，有的工藝并沒(méi)有完整的EDA工具或IP的支持。
盡管如此，出于多種原因，代工廠(chǎng)們并沒(méi)有放緩?fù)苿?dòng)22nm工藝的步伐。首先，歷經(jīng)多年增長(zhǎng)之后，28nm工藝首度面臨增長(zhǎng)放緩和產(chǎn)能過(guò)剩的困擾，在這種背景之下，制造商們將目光投向22nm，寄望它可以接力28nm，產(chǎn)生大量新?tīng)I(yíng)收。
圖1FinFET與Planar
此外，22nm給代工客戶(hù)提供了新的選擇。目前，許多使用28nm及更高工藝尺寸的客戶(hù)正在考慮轉(zhuǎn)向16nm／14nm和更低尺寸的工藝，但是由于這些先進(jìn)工藝僅限于FinFET晶體管，其成本比傳統(tǒng)的平面晶體管更高昂。
所以，對(duì)于現(xiàn)在使用28nm及更高工藝尺寸的代工客戶(hù)而言，22nm是一個(gè)很有吸引力的選項(xiàng)。它不僅可以提供比28nm更優(yōu)異的性能，還比16nm／14nm和更低工藝尺寸的FinFET便宜。
但是，各個(gè)代工廠(chǎng)提供的22nm工藝可能大不相同?，F(xiàn)在的22nm技術(shù)主要有三種版本：
臺(tái)積電和聯(lián)華電子正在開(kāi)發(fā)22nm平面體CMOS工藝。
格羅方德正準(zhǔn)備量產(chǎn)22nm平面FD－SOI技術(shù)。
英特爾推出的是低功耗22nmFinFET技術(shù)。
除此之外，還有三星正在開(kāi)發(fā)的一種18nm平面FD－SOI技術(shù)，不管是22nm還是18nm，他們面向的都是同樣的客戶(hù)群體，這意味著代工廠(chǎng)在22nm上的大戰(zhàn)一觸即發(fā)。
“22nm會(huì)成為下一個(gè)廣受歡迎的成熟節(jié)點(diǎn)嗎？我認(rèn)為是的，”Arm物理設(shè)計(jì)事業(yè)部營(yíng)銷(xiāo)副總裁KelvinLow表示，他也是代工行業(yè)的資深專(zhuān)家，“我并不認(rèn)為市場(chǎng)上最終只有一個(gè)贏(yíng)家，因?yàn)榭蛻?hù)們的設(shè)計(jì)考慮各不相同，這些22nm技術(shù)都能找到自己的用武之地?！?/p>
當(dāng)然，22nm和18nm并不適用于所有應(yīng)用。就像之前那樣，客戶(hù)可以選擇停留在28nm或更老的工藝上，也可以跳過(guò)22nm和18nm，直接采用16／14nm和更先進(jìn)的工藝。工藝選擇取決于應(yīng)用類(lèi)型，還要考慮功耗、性能、面積、交付時(shí)間、成本等傳統(tǒng)指標(biāo)。
為了幫助半導(dǎo)體行業(yè)客戶(hù)加深了解，本文介紹一下各項(xiàng)22nm工藝及其供應(yīng)商的發(fā)展動(dòng)態(tài)。
BulkCMOS
現(xiàn)在，有的人把22nm視為一個(gè)獨(dú)立市場(chǎng)區(qū)段，但是有的人則認(rèn)為22nm可以被歸到28nm這個(gè)大類(lèi)里面。
國(guó)際商業(yè)戰(zhàn)略（IBS）是一家研究公司，它把28nm、22nm、20nm和18nm這四個(gè)節(jié)點(diǎn)歸為同一類(lèi)。根據(jù)IBS的預(yù)測(cè)，2018年這類(lèi)工藝的市場(chǎng)規(guī)模將達(dá)到115億美元，同比2017年下降2．8％，22nm市場(chǎng)2019年預(yù)計(jì)僅增長(zhǎng)0．6％，但隨后將開(kāi)始自己波瀾壯闊的增長(zhǎng)步伐。
在這個(gè)大類(lèi)中，28nm體量最大，根據(jù)IBS的統(tǒng)計(jì)數(shù)據(jù)，2017年28nm晶圓代工市場(chǎng)規(guī)模達(dá)100億美元，2018年持平，并受到了產(chǎn)能過(guò)剩的困擾。一方面，有一部分28nm客戶(hù)正在向更高級(jí)的工藝節(jié)點(diǎn)遷移，帶走了一部分業(yè)務(wù)，另一方面，中國(guó)正在大張旗鼓地建設(shè)更多28nm晶圓產(chǎn)能，更加加劇了這個(gè)市場(chǎng)的困境。
對(duì)28nm而言更加雪上加霜的是，22nm將開(kāi)始蠶食28nm工藝的市場(chǎng)?！?018年，22nm的晶圓代工體量?jī)H為28nm的十分之一，”IBS首席執(zhí)行官HandelJones說(shuō)?！案鶕?jù)我們的推斷，隨著時(shí)間的推移，22nm將成為下一個(gè)大塊頭節(jié)點(diǎn)?！?/p>
在22nm上，平面型BulkCMOS、FD－SOI和finFET是眾所周知的三種主要技術(shù)選項(xiàng)，其中，BulkCMOS多年來(lái)一直都是芯片產(chǎn)業(yè)的中流砥柱，因此也更廣為人熟知。CMOS可以被用在平面型和finFET晶體管上，而FD－SOI使用專(zhuān)用的絕緣體上硅晶片，其在襯底中包含薄絕緣層。
這三種技術(shù)各有優(yōu)劣。其中，BulkCMOS成本最低，但是2DCMOS晶體管最容易漏電，這也是finFET橫空出世的主要原因之一。芯片制造商可以通過(guò)控制漏電提高時(shí)鐘頻率，但是速度和動(dòng)態(tài)功率密度必須相平衡。FD－SOI使用平面型工藝，增加了體偏置來(lái)控制漏電和功耗，并取得了和時(shí)鐘頻率的平衡。但是，他們的缺點(diǎn)是都比BulkCMOS更昂貴。
所有這些22nm工藝都旨在贏(yíng)得無(wú)需多重圖案化工藝步驟的新業(yè)務(wù)，多重圖案化不僅耗時(shí)，而且會(huì)增加成本，28nm有效地平衡了應(yīng)用的性能和成本，因此，自2011年推出以來(lái)迅速成為許多先進(jìn)IC設(shè)計(jì)的最佳選擇。
根據(jù)IBS的數(shù)據(jù)，28nm平面型器件的平均設(shè)計(jì)成本為5130萬(wàn)美元，而16／14nm芯片的平均設(shè)計(jì)成本則為1．063億美元。因此，盡管格羅方德、臺(tái)積電、UMC和其它公司提供了更先進(jìn)的16／14nmfinFET，大多數(shù)設(shè)計(jì)仍然堅(jiān)持使用更老舊的節(jié)點(diǎn)。
圖2IC設(shè)計(jì)成本增加
“當(dāng)你使用finFET時(shí)，掩膜和設(shè)計(jì)成本都會(huì)大幅增加，”IBS的Jones說(shuō)?！癋inFET對(duì)數(shù)字電路很友好，但是很難用它做射頻，混合信號(hào)也是一個(gè)挑戰(zhàn)?！?/p>
FinFET是高性能應(yīng)用的理想選擇，但這種工藝在其他方面受到一些限制，比如它很難集成RF和模擬電路。所以，為了填補(bǔ)這種市場(chǎng)空白，各大代工廠(chǎng)開(kāi)始開(kāi)發(fā)22nm。對(duì)于那些需要比28nm性能更高，但是不需要或者不能承受16／14nm或更先進(jìn)工藝的高成本的客戶(hù)而言，22nm提供了一個(gè)很好的中間選擇。
22nm是物聯(lián)網(wǎng)、混合信號(hào)和射頻器件的理想選擇。IBS聲稱(chēng)，22nm比16nm／14nm更便宜，22nm器件的平均IC設(shè)計(jì)成本為7030萬(wàn)美元，介于28nm和16／14nm之間。
聯(lián)華電子營(yíng)銷(xiāo)總監(jiān)JohnChen表示，“我們預(yù)計(jì)22nm的生命周期將會(huì)很長(zhǎng)，而且產(chǎn)量客觀(guān)?？蛻?hù)不需要直接從28nm遷移到14nmfinFET，22nm提供了一個(gè)極具吸引力的超低漏電工藝選項(xiàng)，以供客戶(hù)從現(xiàn)有的28nm設(shè)計(jì)中遷移過(guò)來(lái)。在掩模和設(shè)計(jì)成本上，22nm也優(yōu)于14nm?！?/p>
對(duì)于那些采用65nm、55nm和40nm設(shè)計(jì)的芯片制造商而言，22nm提供了相對(duì)輕松的升級(jí)途徑，這些設(shè)計(jì)對(duì)成本敏感。“當(dāng)這波老工藝的產(chǎn)品遷移到下一個(gè)節(jié)點(diǎn)時(shí)，將會(huì)對(duì)22nm產(chǎn)生很大的推動(dòng)作用，”Arm的Low說(shuō)?！爱?dāng)成本合適、IP可用時(shí)，22nm市場(chǎng)將會(huì)真正爆發(fā)?！?/p>
在這些22nm技術(shù)中，臺(tái)積電和聯(lián)華電子開(kāi)發(fā)的平面型BulkCMOS基本上是28nm平面型BulkCMOS技術(shù)的縮小版。與28nm一樣，它采用高k／金屬柵極、銅互連和低k電介質(zhì)。
這種縮放方案有優(yōu)點(diǎn)也有缺點(diǎn)。好的方面是，它是從28nm直接縮放而來(lái)，芯片制造商可以繼承使用相同的設(shè)備和工藝流程。壞的方面則是，當(dāng)工藝尺寸接近20nm時(shí)，Bulk技術(shù)會(huì)受到短溝道效應(yīng)的影響，它會(huì)降低器件中的亞閾值斜率或關(guān)斷特性。
在傳統(tǒng)晶體管中，柵極下方的溝道區(qū)域耗盡了移動(dòng)電荷，使摻雜劑原子離子化?！伴撝惦妷菏怯蛇@些原子里的電荷和柵極功函數(shù)決定的。耗盡區(qū)的深度控制靜電泄露特性。耗盡區(qū)域下方是帶有大量移動(dòng)載體的中性硅?！盜BM的半導(dǎo)體專(zhuān)家TerryHook解釋道。
但隨著工藝尺寸的降低，BulkCMOS晶體管容易出現(xiàn)被稱(chēng)為隨機(jī)摻雜劑波動(dòng)的現(xiàn)象。簡(jiǎn)單來(lái)說(shuō)，這會(huì)引起通道中摻雜劑原子的變化。結(jié)果，BulkCMOS晶體管的執(zhí)行可以偏離其標(biāo)稱(chēng)行為，并且還可以在閾值電壓方面產(chǎn)生隨機(jī)差異。
“Bulk平面晶體管技術(shù)受到大量隨機(jī)摻雜劑波動(dòng)的限制，摻雜劑波動(dòng)的波動(dòng)是先進(jìn)節(jié)點(diǎn)晶體管不匹配和變化的主要原因?！备窳_方德產(chǎn)品線(xiàn)管理高級(jí)主管JamieSchaeffer在最近的一段視頻中說(shuō)。
解決摻雜劑波動(dòng)問(wèn)題的一種方法是轉(zhuǎn)向完全耗盡型晶體管類(lèi)型，如FD－SOI和finFET?！霸趂inFET和FD－SOI中，溝道摻雜劑的波動(dòng)問(wèn)題基本不存在，晶體管可以一次性進(jìn)行匹配。”芯片專(zhuān)家Hook說(shuō)。
不過(guò)，臺(tái)積電和聯(lián)華電子這兩家代工廠(chǎng)商決定將BulkCMOS的極限推進(jìn)到22nm。盡管存在一些挑戰(zhàn)，22nmBulkCMOS也有很大優(yōu)勢(shì)。
“一些客戶(hù)正在從28nm遷移到22nm上，以獲得密度／速度／功耗上的提升。臺(tái)積電預(yù)計(jì)將會(huì)有20％左右的28nm客戶(hù)選擇22nm?！盙artner分析師SamuelWang表示?！癋D－SOI適用于低功耗的利基型應(yīng)用。22nmbulk是廣受歡迎的28nm的縮小版本，大多數(shù)設(shè)計(jì)人員已經(jīng)習(xí)慣了28nm的設(shè)計(jì)方法，而且擁有更廣泛的物理IP。”
與此同時(shí)，臺(tái)積電最近公布了其先前宣布的22nm技術(shù)的更多細(xì)節(jié)，該技術(shù)涉及兩個(gè)工藝平臺(tái)。第一種工藝是22nm超低功耗（ULP），適用于需要更高性能的低功耗應(yīng)用，第二種工藝是22nm超低泄漏（ULL），適用于超低功耗器件。
“物聯(lián)網(wǎng)和射頻／模擬器件的應(yīng)用領(lǐng)域非常廣泛，”臺(tái)積電研發(fā)副總裁CliffHou表示?！耙豁?xiàng)技術(shù)很難覆蓋這兩種應(yīng)用，這也是為什么我們單獨(dú)優(yōu)化出兩個(gè)工藝平臺(tái)的原因?！?/p>
22nmULP的工作電壓為0．8至0．9伏，臺(tái)積電透露了22nmULL的新規(guī)格，其工作電壓為0．6伏，該版本將于2019年4月上市。
除技術(shù)規(guī)格外，代工廠(chǎng)的客戶(hù)們還必須檢查對(duì)一項(xiàng)工藝是否存在EDA工具和IP支持。由于有些代工廠(chǎng)在22nm上會(huì)提供比其它代工廠(chǎng)更多的EDA／IP支持，這讓客戶(hù)們的選擇更加棘手了。
代工廠(chǎng)依賴(lài)第三方EDA工具。對(duì)于一項(xiàng)給定的工藝，代工廠(chǎng)開(kāi)發(fā)了一些自己的IP，但它們也依賴(lài)于第三方IP。EDA供應(yīng)商和IP技術(shù)的可選擇范圍很廣。不過(guò)，臺(tái)積電在22nm上開(kāi)發(fā)的一個(gè)主要IP標(biāo)志著它的22nm工藝可以用在嵌入式MRAM和電阻RAM器件上。
嵌入式存儲(chǔ)器集成在微控制器（MCU）中。MCU使用NorFlash閃存用于嵌入式存儲(chǔ)器應(yīng)用，例如代碼存儲(chǔ)。
然而，NorFlash很難擴(kuò)展到28nm以下，這就催生了MRAM和RRAM這樣的下一代存儲(chǔ)器技術(shù)。這些新的存儲(chǔ)器類(lèi)型既能達(dá)到SRAM的速度，又實(shí)現(xiàn)了閃存的非易失性以及無(wú)限的耐用性。
盡管如此，Microchip仍然計(jì)劃將其名為SuperFlash的嵌入式閃存技術(shù)擴(kuò)展至22nm?！爱?dāng)我們?cè)?8nm工藝上驗(yàn)證了SuperFlash技術(shù)，我們就將它遷移到FD－SOI和／或22nm技術(shù)上，”Microchip的子公司SiliconStorageTechnology（SST）營(yíng)銷(xiāo)總監(jiān)VipinTiwari表示?！坝捎?2nm是28nm的縮小節(jié)點(diǎn)，因此，只要SuperFlash在28nm上得到成功應(yīng)用，它就很可能在22nm節(jié)點(diǎn)上找到用武之地。eMRAM和SuperFlash技術(shù)可以共存，具體取決于最終應(yīng)用?！?/p>
另外，在第三方IP方面，Arm已經(jīng)為臺(tái)積電的22nm工藝開(kāi)發(fā)了標(biāo)準(zhǔn)單元庫(kù)、通用IO和存儲(chǔ)器編譯器等物理IP。
在EDA方面，大型EDA供應(yīng)商也支持臺(tái)積電的22nm技術(shù)。西門(mén)子子公司Mentor公司產(chǎn)品營(yíng)銷(xiāo)總監(jiān)MichaelWhite說(shuō)：“因?yàn)楦鱾€(gè)代工廠(chǎng)的22nm工藝在光刻的實(shí)現(xiàn)方式和能提供多少DFM支持上存
在細(xì)微差別，我們對(duì)它們的支持工具也有所不同。需要重點(diǎn)注意的是，由于22nm是一個(gè)新的節(jié)點(diǎn)變體，golden簽核和后續(xù)工具可能始終存在滯后風(fēng)險(xiǎn)和質(zhì)量差異。無(wú)晶圓廠(chǎng)客戶(hù)希望使用行業(yè)golden簽核工具，要么就要在流片時(shí)承擔(dān)更高的風(fēng)險(xiǎn)?！?/p>
聯(lián)電也在開(kāi)發(fā)22nmbulkCMOS工藝?！奥?lián)電現(xiàn)在正在為自家的22nm工藝確定最終版本的客戶(hù)規(guī)格，我們預(yù)計(jì)將在2020年將22nm投產(chǎn)，”聯(lián)華電子的Chen說(shuō)?！昂?8nm工藝相比，22nm這個(gè)工藝節(jié)點(diǎn)對(duì)性能和功耗進(jìn)行了優(yōu)化，面積節(jié)約了10％左右，超低功耗，支持RF和毫米波。聯(lián)華電子的22nm平臺(tái)將成為一種經(jīng)濟(jì)高效的解決方案，拓展了平面型高k／金屬柵極技術(shù)的應(yīng)用領(lǐng)域，可用在移動(dòng)（5G和其它無(wú)線(xiàn)標(biāo)準(zhǔn)）、物聯(lián)網(wǎng)和汽車(chē)等行業(yè)?！?/p>
格羅方德是最早發(fā)力22nm工藝的晶圓廠(chǎng)。三年前，格羅方德推出了22nmFD－SOI技術(shù)，后來(lái)，三星也開(kāi)始提供28nmFD－SOI，并正在研究18nm版本的FD－SOI工藝。
此外，格羅方德正在開(kāi)發(fā)一種平面類(lèi)型的12nmFD－SOI，預(yù)計(jì)將在2022年上市。通常來(lái)講，22nm或18nmFD－SOI不會(huì)直接與16nm／14nm展開(kāi)競(jìng)爭(zhēng)，它們服務(wù)于不同的目標(biāo)市場(chǎng)，基本上不會(huì)有所重疊。
FD－SOI使用一種專(zhuān)用的SOI晶圓，它在襯底中集成了一層薄薄的絕緣層（厚度在20nm到25nm之間），該絕緣層將晶體管和襯底相隔離，從而防止了器件中的漏電。
FD－SOI也是一種平面完全耗盡型架構(gòu)?！斑@就在基本上消除了摻雜劑的隨機(jī)波動(dòng)，從而改善了匹配、漏電以及相應(yīng)的亞閾值斜率?！备窳_方德的Schaeffer說(shuō)。
圖3Bulk與FD－SOI
格羅方德的22nmFD－SOI技術(shù)被稱(chēng)為22FDX，它在通道中集成了高k／金屬柵極和硅鍺。與28nm相比，它的性能提高了30％，功耗降低了45％。這項(xiàng)技術(shù)已經(jīng)于2017年初通過(guò)了生產(chǎn)資格驗(yàn)證。
最近，格羅方德為其22FDX工藝增加了更多功能?！斑@項(xiàng)工藝在sub－6GHzRF、毫米波、超低漏電、超低功耗方面都通過(guò)了驗(yàn)證?！盨chaeffer說(shuō)。
FD－SOI有兩項(xiàng)特征很有吸引力－低功耗和體偏置。它可以在0．8v工作電壓下實(shí)現(xiàn)910μA／μm（856μA／μm）的低功耗，工作電壓可以降到0．4v。
“體偏置技術(shù)通過(guò)極化晶體管的背部柵極完全地動(dòng)態(tài)控制晶體管的閾值電壓（Vth），Vth是一個(gè)只能通過(guò)復(fù)雜的催化劑技術(shù)確定的參數(shù)，現(xiàn)在可以通過(guò)軟件動(dòng)態(tài)編程?！盨oitec產(chǎn)品營(yíng)銷(xiāo)經(jīng)理ManuelSellier說(shuō)?！霸O(shè)計(jì)人員可以利用這個(gè)能力動(dòng)態(tài)管理電路中的漏電，并有效補(bǔ)償靜態(tài)和動(dòng)態(tài)變化（溫度、電壓和老化），它可以實(shí)現(xiàn)4－7倍的能效提升。”
FD－SOI還支持前向體偏置。根據(jù)意法半導(dǎo)體的說(shuō)法，當(dāng)襯底進(jìn)行正向極化時(shí)，晶體管的開(kāi)關(guān)速度可以更快。
但是，F(xiàn)D－SOI也有三個(gè)明顯的缺陷－成本、生態(tài)系統(tǒng)和采用率。多年來(lái)，F(xiàn)D－SOI一直沒(méi)有得到大規(guī)模應(yīng)用，英特爾、臺(tái)積電、聯(lián)華電子等巨頭從未使用過(guò)FD－SOI技術(shù)，它們聲稱(chēng)bulkCMOS可以在更低的成本上制造高性能器件。比如，SOI晶圓的售價(jià)為每片370－400美元，而bulkCMOS晶圓的售價(jià)僅為每片100－120美元。
不過(guò)，F(xiàn)D－SOI可以降低掩膜數(shù)量，這可以在一定程度上補(bǔ)償晶圓成本。根據(jù)IBS的數(shù)據(jù)，F(xiàn)D－SOI的掩膜數(shù)量為22－24個(gè)，而具有可比性的bulkCMOS工藝的掩膜步驟達(dá)27－29個(gè)。
FD－SOI也在縮小和bulkCMOS的綜合差距?！拔覀儸F(xiàn)在正在考察bulkCMOS的限制，”IBS的Jones說(shuō)?！?2nmFD－SOI的晶體管成本比22nmHKMG（高k／金屬柵極）高出不到5％，但是其功耗降低了30％－50％，這種功耗優(yōu)勢(shì)對(duì)可穿戴設(shè)備和物聯(lián)網(wǎng)設(shè)備非常重要?！?/p>
盡管如此，F(xiàn)D－SOI社區(qū)在EDA／IP生態(tài)系統(tǒng)建設(shè)方面也落后于bulkCMOS?！?2nmFD－SOI的IP生態(tài)系統(tǒng)當(dāng)然也在加強(qiáng)，但22nmHKMGbulkCMOS的IP生態(tài)系統(tǒng)更加廣泛?！盝ones說(shuō)。
局面也許正在轉(zhuǎn)變，Cadence、Mentor和Synopsys已針對(duì)格羅方德的FD－SOI技術(shù)認(rèn)證了各種EDA工具。
“FD－SOI有一些其它工藝很難集成的獨(dú)特RF功能?！盡entor總裁兼首席執(zhí)行官WallyRhines表示。
FD－SOI也有一些其它的優(yōu)勢(shì)。“盡管FinFET幾乎沒(méi)有靜態(tài)泄露，但是還有動(dòng)態(tài)功率指標(biāo)，F(xiàn)D－SOI工藝的一個(gè)優(yōu)點(diǎn)就體現(xiàn)在動(dòng)態(tài)功率上。如果你可以將電壓從1v降低到0．6v，功耗就會(huì)降低65％。FD－SOI在動(dòng)態(tài)改變功率和性能平衡上具有一定優(yōu)勢(shì)。”Rhines說(shuō)。
其它工藝選擇
去年，英特爾推出了22nmFinFET技術(shù)的低功耗版本，但是英特爾自此就沒(méi)了動(dòng)靜。不過(guò)，英特爾計(jì)劃在即將舉行的IEDM活動(dòng)上，發(fā)表一篇關(guān)于22nm嵌入式MRAM技術(shù)的論文。
22nm工藝動(dòng)靜不斷，但目前尚不清楚它的市場(chǎng)到底有多大，也很難預(yù)測(cè)哪種技術(shù)會(huì)占上風(fēng)。判斷22nm市場(chǎng)會(huì)否成長(zhǎng)為28nm那樣的體量，還是只是一個(gè)利基市場(chǎng)仍然為時(shí)過(guò)早。顯然，每種技術(shù)都會(huì)找到自己的市場(chǎng)位置，但是肯定有些技術(shù)會(huì)脫穎而出，贏(yíng)得更大的市場(chǎng)。