基于FPGA的動態(tài)目標(biāo)跟蹤系統(tǒng)設(shè)計(jì)
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>288 K
所需積分：0分積分不夠怎么辦？
文檔介紹：為了解決基于PC機(jī)的視頻動態(tài)目標(biāo)跟蹤實(shí)時性瓶頸問題,設(shè)計(jì)出一種基于FPGA的動態(tài)目標(biāo)跟蹤系統(tǒng)。設(shè)計(jì)遵循圖像處理金字塔模型,針對低層和中層算法簡單、數(shù)據(jù)量大且存在一定并行性等特點(diǎn)采用FPGA硬件實(shí)現(xiàn),而高層較復(fù)雜算法使用Nios Ⅱ軟核進(jìn)行C語言編程。整個設(shè)計(jì)采用Verilog-HDL對算法完成建模與實(shí)現(xiàn),并在QUARTUS Ⅱ上進(jìn)行了綜合、布線等工作,最后以Altera公司的DE2開發(fā)板為硬件平臺實(shí)現(xiàn)了整個系統(tǒng)。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。