文獻(xiàn)標(biāo)識碼: A
DOI:10.16157/j.issn.0258-7998.174744
中文引用格式: 呂鳴,滕斌. 一種飛機(jī)機(jī)載數(shù)據(jù)中繼管理單元設(shè)計與實現(xiàn)[J].電子技術(shù)應(yīng)用,2018,44(6):52-55.
英文引用格式: Lv Ming,Teng Bin. Design and implementation of flight test data relay management unit[J]. Application of Electronic Technique,2018,44(6):52-55.
0 引言
飛機(jī)的試飛測試由試飛測試系統(tǒng)來完成,試飛測試系統(tǒng)包括了機(jī)載和地面兩大部分。機(jī)載測試系統(tǒng)通過采集器將傳感器采集到的試飛所需數(shù)據(jù)進(jìn)行記錄,同時通過遙測發(fā)射/接收子系統(tǒng),以無線電遙測的方式,從飛機(jī)上遙測傳輸?shù)降孛?,進(jìn)行數(shù)據(jù)的實時分析、處理和監(jiān)控,以確保飛行試驗安全、提高試飛效率[1-2]。
目前,機(jī)載采集數(shù)據(jù)通常以PCM格式通過遙測網(wǎng)絡(luò)收發(fā)設(shè)備和發(fā)射天線來實現(xiàn)空地數(shù)據(jù)傳輸。根據(jù)測試數(shù)據(jù)的傳輸需求,需要研制一種機(jī)載測試數(shù)據(jù)中繼管理單元,來實現(xiàn)機(jī)載測試數(shù)據(jù)的格式轉(zhuǎn)換、幀處理及數(shù)據(jù)轉(zhuǎn)發(fā),同時還可以實現(xiàn)對無線傳輸鏈路的管理及實時監(jiān)控,以滿足試飛應(yīng)用需求[3]。系統(tǒng)應(yīng)用結(jié)構(gòu)框圖如圖1所示。
1 總體架構(gòu)設(shè)計
根據(jù)實際應(yīng)用需求,機(jī)載測試數(shù)據(jù)中繼管理單元設(shè)計實現(xiàn)的外部接口包括:2路千兆自適應(yīng)以太網(wǎng)端口,用于機(jī)載采集數(shù)據(jù)到遙測網(wǎng)絡(luò)數(shù)據(jù)交換;1路百兆以太網(wǎng)端口,用于管理機(jī)載無線網(wǎng)絡(luò)收發(fā)機(jī);2路RS232,用于遙測網(wǎng)絡(luò)收發(fā)設(shè)備管理;4路RS422\TTL接收發(fā)送PCM數(shù)據(jù)。機(jī)載測試數(shù)據(jù)中繼管理單元接收數(shù)據(jù)類型是機(jī)載以太網(wǎng)數(shù)據(jù)包、PCM數(shù)據(jù)。同時,滿足機(jī)載環(huán)境下運行要求。
總體設(shè)計基于Xilinx Virtex5-FX70T FPGA、嵌入式Linux MontaVista操作系統(tǒng)。對機(jī)載測試數(shù)據(jù)中繼管理單元的功能結(jié)構(gòu)采用分層的結(jié)構(gòu)進(jìn)行設(shè)計,如圖2所示。
(1)物理通信接口,主要實現(xiàn)嵌入式總線控制器的通信接口,包括RS232串口、存儲接口、通信網(wǎng)口。
(2)CPU、一層簡單交換IP核、底層FPGA邏輯硬驅(qū)動IP核以及PCM數(shù)據(jù)接收、發(fā)送核IP核,主要實現(xiàn)對通信接口的FPGA邏輯直接控制,F(xiàn)PGA邏輯實現(xiàn)aNET采集數(shù)據(jù)的處理與轉(zhuǎn)發(fā)、數(shù)據(jù)通信接口、PCM數(shù)據(jù)接口。
(3)OS BSP板級支持包和驅(qū)動程序,主要實現(xiàn)各種數(shù)據(jù)接口及CPU硬件的屏蔽,對操作系統(tǒng)、應(yīng)用程序和上層應(yīng)用實現(xiàn)統(tǒng)一的訪問接口,實現(xiàn)對設(shè)備的易訪問性。
(4)嵌入式操作系統(tǒng),主要提供一個有效的多任務(wù)的環(huán)境,實現(xiàn)對通信任務(wù)的實時高效調(diào)度與管理,進(jìn)行有效的高精確度的時間管理,實現(xiàn)有效的內(nèi)存管理,以高效的方式完成各種接口與應(yīng)用程序之間的數(shù)據(jù)訪問。
(5)Xps_ll_mac TCP/IP網(wǎng)絡(luò)協(xié)議棧,主要提供對標(biāo)準(zhǔn)TCP/IP協(xié)議的支持,以實現(xiàn)Xps_ll_mac核與標(biāo)準(zhǔn)網(wǎng)絡(luò)設(shè)備的通信,支持SNMP進(jìn)行網(wǎng)絡(luò)管理。V5_tri_mac ARP、UDP網(wǎng)絡(luò)協(xié)議棧,實現(xiàn)V5_tri_mac 核ARP、UDP網(wǎng)絡(luò)協(xié)議,支持SNMP進(jìn)行網(wǎng)絡(luò)管理[4]。
(6)應(yīng)用程序,即根據(jù)用戶使用需求開發(fā)的上位機(jī)應(yīng)用軟件,通過調(diào)用相應(yīng)的協(xié)議處理過程程序,完成無線鏈路的管理。
2 硬件電路設(shè)計
硬件電路主要由電源模塊、數(shù)據(jù)處理模塊組成,如圖3所示。電源模塊主要給機(jī)載測試數(shù)據(jù)中繼管理單元提供電源,數(shù)據(jù)處理模塊負(fù)責(zé)實現(xiàn)所有數(shù)據(jù)處理功能。
電路設(shè)計的核心是數(shù)據(jù)處理模塊,其承擔(dān)機(jī)載測試數(shù)據(jù)中繼管理單元的所有數(shù)據(jù)處理功能。其主要由兩部分組成,第一部分為接口板,主要為變壓器、千兆以太網(wǎng)物理芯片以及電源芯片等構(gòu)成的千兆以太網(wǎng)接收電路;第二部分為控制板,主要由FPGA、Flash、SDRAM、電源芯片等組成,負(fù)責(zé)實現(xiàn)機(jī)載測試數(shù)據(jù)中繼管理單元數(shù)據(jù)處理的所有功能[5]。數(shù)據(jù)處理模塊原理框圖如圖4所示。
3 FPGA邏輯與片上系統(tǒng)設(shè)計
FPGA是數(shù)據(jù)處理模塊的核心,在為外圍芯片提供控制器的同時,也為嵌入式操作系統(tǒng)和應(yīng)用程序提供運行平臺[6],其片上系統(tǒng)設(shè)計如圖5所示。
FPGA片上PoverPC440處理器(簡稱CPU)提供了PLB系統(tǒng)總線,各個邏輯模塊以IP核的方式作為從器件掛載在PLB系統(tǒng)總線上受FPGA片上內(nèi)部CPU控制,構(gòu)成片上系統(tǒng)。此外,F(xiàn)PGA片上CPU內(nèi)部集成DMA控制器,其提供了4個高速DMA數(shù)據(jù)通道接口,稱為LocalLink接口。
作為PLB從設(shè)備連接的IP核,包括:片上三速自適應(yīng)以太網(wǎng)MAC核(XPS_LL_Temac)、片上BRAM(XPS_BRAM)、RRD2存儲控制器(PPC440_DDR2)、Flash控制器(XPS_Flash)、中斷控制器(XPS_INTS)、串口核(XPS_UART)、自主設(shè)計的PCM數(shù)據(jù)接收核(XPS_PCM_RE)、自主設(shè)計的PCM數(shù)據(jù)發(fā)送核(XPS_PCM_RE)。
一個片上三速自適應(yīng)以太網(wǎng)MAC核(XPS_LL_Temac)連接LocalLink接口,用作收發(fā)機(jī)管理接口。
自主設(shè)計的簡單網(wǎng)絡(luò)幀交換邏輯IP核(Switch模塊)設(shè)計完成兩個V5專用三態(tài)MAC核(V5_tri_mode_eth_mac)之間、MAC核與CPU之間的以太網(wǎng)數(shù)據(jù)幀交換[7],實現(xiàn)aNET機(jī)載數(shù)據(jù)接口與收發(fā)機(jī)數(shù)據(jù)/中央地面管理接口的數(shù)據(jù)交換,同時實現(xiàn)從收發(fā)機(jī)數(shù)據(jù)/中央地面管理接口轉(zhuǎn)發(fā)管理數(shù)據(jù)幀到處理器模塊。
PCM數(shù)據(jù)處理模塊包括PCM數(shù)據(jù)接收核(XPS_PCM_RE)子模塊、PCM數(shù)據(jù)發(fā)送核(XPS_PCM_SEND)子模塊。兩個子模塊獨立工作,分別實現(xiàn)PCM轉(zhuǎn)網(wǎng)絡(luò)接收和網(wǎng)絡(luò)轉(zhuǎn)PCM發(fā)送的功能。
PCM數(shù)據(jù)接收核(XPS_PCM_RE),其功能是接收解碼PCM數(shù)據(jù)流。輸入接口:PCM碼流與時鐘信號。輸出接口:解碼的PCM數(shù)據(jù)流以子幀對齊的方式通過PLB總線提交給PPC處理器模塊。主要模塊包括:碼型判斷子模塊、碼同步子模塊、同步字比較子模塊、PCM接收FIFO、PLB寄存器。
PCM數(shù)據(jù)發(fā)送核(XPS_PCM_RE),其功能是生成PCM數(shù)據(jù)流。輸入接口:PPC處理器模塊生成的符合格式格柵要求的PCM數(shù)據(jù)、PLB設(shè)置寄存器。輸出接口:RS422變壓器/TLL變壓器,輸出PCM時鐘與碼流信號。主要模塊包括:PCM發(fā)送FIFO、PLB寄存器、碼型生成子模塊、頻率綜合子模塊。
4 嵌入式系統(tǒng)與軟件架構(gòu)
MontaVista嵌入式Linux提供了對機(jī)載測試數(shù)據(jù)中繼管理單元FPGA片上PoverPC440處理器的支持,提供了針對PowerPC架構(gòu)優(yōu)化的Linux操作系統(tǒng)內(nèi)核和文件系統(tǒng)以及完整的交叉編譯開發(fā)工具鏈。針對機(jī)載測試數(shù)據(jù)中繼管理單元的設(shè)計需求,完成FPGA片上系統(tǒng)操作系統(tǒng)內(nèi)核配置、裁剪與編譯。
在系統(tǒng)軟件設(shè)計中,V5三態(tài)MAC核寄存器接口作為從設(shè)備掛到PLB內(nèi)部總線,實現(xiàn)V5三態(tài)MAC核寄存器與PHY寄存器控制。當(dāng)aNET接口設(shè)備網(wǎng)絡(luò)連接狀態(tài)改變后PHY連接狀態(tài)寄存器值改變觸發(fā)操作系統(tǒng)中斷,中斷響應(yīng)程序通過V5三態(tài)MAC核寄存器驅(qū)動MAC_MDIO讀取PHY連接狀態(tài)寄存器值并重新設(shè)置MAC的連接速度與工作方式,實現(xiàn)10/100/1 000三態(tài)自適應(yīng)功能。
PCM數(shù)據(jù)接收、發(fā)送核IP核也作為從設(shè)備掛到PLB內(nèi)部總線,作為PCM數(shù)據(jù)接口實現(xiàn)應(yīng)用程序?qū)CM數(shù)據(jù)進(jìn)行處理。
簡單交換IP核(Switch模塊)驅(qū)動設(shè)計包含 Linux操作系統(tǒng)的LocalLink DMA外設(shè)操作。采用DMA 操作機(jī)制,允許外圍設(shè)備和主內(nèi)存之間直接傳輸其IO數(shù)據(jù), 而不需要系統(tǒng)處理器的參與,大大提高外設(shè)與設(shè)備通信的吞吐量, 省去CPU大量計算開銷。
機(jī)載測試數(shù)據(jù)中繼管理單元應(yīng)用軟件開發(fā)采用模塊化方式,完成對無線鏈路的管理[8]。應(yīng)用程序總體設(shè)計框圖如圖6所示,包括內(nèi)部接口MIB樹、SNMP管理主代理模塊、MIB樹管理處理模塊、采集數(shù)據(jù)生成/交換模塊4個子模塊。
5 結(jié)束語
本文結(jié)合飛行試驗的應(yīng)用需求,采用FPGA與嵌入式Linux結(jié)合的設(shè)計方案,實現(xiàn)了一種機(jī)載測試數(shù)據(jù)中繼管理單元的設(shè)計。FPGA可以實現(xiàn)底層硬件高速數(shù)據(jù)處理,并提供各種接口,保證設(shè)備運行性能;同時在FPGA上集合多種邏輯資源,有效減小了設(shè)備空間結(jié)構(gòu)。Linux嵌入式操作系統(tǒng)滿足復(fù)雜數(shù)據(jù)處理、設(shè)備配置與管理,為設(shè)備實現(xiàn)提供良好的設(shè)計靈活性。該設(shè)備在某型飛機(jī)試飛中應(yīng)用測試,通過試驗測試證明,設(shè)備達(dá)到全部設(shè)計指標(biāo),解決了型號試飛應(yīng)用需求,取得了良好的應(yīng)用效果。
參考文獻(xiàn)
[1] 楊廷梧,王云山,滕斌.飛行試驗遙測機(jī)載測試技術(shù)的發(fā)展與應(yīng)用[J].測控技術(shù),2013,32(4):5-8.
[2] 馬捷中,郭陽明,陸艷洪,等.飛行數(shù)據(jù)管理記錄系統(tǒng)的數(shù)據(jù)采集技術(shù)實現(xiàn)[J].計算機(jī)工程與設(shè)計,2006,27(3):2469-2471.
[3] HILL A.A flight data management concept[J].Aerospace and Electronic Systems Magazine.IEEE,2004,19(4):11-16.
[4] SCHUR K A.Comparison of the SAE linear token passing bus and the fiber distributed data interface protocols[C]//IEEE/AIAA Digital Avionics System Conference Proceeding.Seattle,WA:1995,14th DASC,1995:23-29.
[5] 楊代文,彭衛(wèi)東,魏麟.機(jī)載設(shè)備數(shù)據(jù)通信測試系統(tǒng)的設(shè)計[J].科學(xué)技術(shù)與工程,2012,11(12):9118-9121.
[6] 吳建軍,姬芳,謝拴勤.基于FPGA的智能化I/O接口在飛機(jī)測控系統(tǒng)中的應(yīng)用[J].計算機(jī)測量與控制,2005,13(7):668-670.
[7] 劉清饒,王勇,宋博.新型機(jī)載高速數(shù)據(jù)通信系統(tǒng)設(shè)計[J].壓電與聲光,2006,2(28):17-20.
[8] 陳勇.民用飛機(jī)機(jī)載軟件管理[M].北京:航空工業(yè)出版社,2015.
作者信息:
呂 鳴,滕 斌
(西安中飛航空測試技術(shù)發(fā)展有限公司,陜西 西安710089)