0 引言

    在移動設備應用中，D類放大器與電池輸出直接連接成為一種普遍的需求^[1-2]。盡管已公開報道^[1-2]無濾波D類放大器在效率以及動態(tài)范圍方面都具有良好的特性，但爆裂和咔嚓（pop-click）噪聲一直限制無濾波D類放大器在移動設備中的實際應用^[3]。因此，與電池直接連接無濾波D類放大器設計中，抑制pop-click噪聲一直是設計難點。其次，應用于移動設備的D類功率放大器，系統(tǒng)結(jié)構(gòu)常采用閉環(huán)結(jié)構(gòu)以提高放大器性能，放大器的輸出（V_out）被反饋回來與輸入音頻信號進行疊加，形成閉環(huán)結(jié)構(gòu)，反饋系統(tǒng)本身既能提高對電源和襯底噪聲的抑制能力，又能降低放大器的線性失真。然而，由于輸入信號與反饋信號通過積分器進行疊加，當輸入信號幅度較大時，積分器輸出容易飽和，而調(diào)制波形V_tri一般不能全電壓范圍調(diào)制，導致脈沖調(diào)制器調(diào)制失效，脈沖調(diào)制器輸出多個調(diào)制周期恒為高電平或低電平。結(jié)果，D類放大器的功率開關(guān)經(jīng)歷多個周期導通或關(guān)斷，輸出波形產(chǎn)生嚴重飽和失真，且極易造成功率器件因長時間導通而導致熱損壞。

    根據(jù)上述設計需求，本文給出基于移動設備應用，在D類放大器設計中，提出能夠抑制pop-click噪聲的方法，以及減小積分器飽和失真的補償電路技術(shù)。文章首先給出pop-click噪聲產(chǎn)生的機理和抑制pop-click噪聲的具體電路實現(xiàn)方式，以及降低積分器飽和失真的具體電路實現(xiàn)方法，然后給出放大器的測試結(jié)果，最后進行總結(jié)。

1 電路設計

    本設計提出的D類放大器系統(tǒng)框圖如圖1所示。主要由pop-click噪聲抑制電路、脈沖寬度調(diào)制（PWM）補償電路、前級放大器、積分器、振蕩器和功率級等組成。本文主要就pop-click噪聲抑制電路和PWM補償電路進行詳細的討論。

1.1 pop-click噪聲抑制電路

    pop-click噪聲的最大電平是音頻放大器性能重要指標，在放大器電源上電或去電時容易產(chǎn)生此噪聲，而人耳剛好對該噪聲敏感，盡可能減小或抑制放大器pop-click噪聲是D類放大器設計的關(guān)鍵。當放大器上電或去電時，D類放大器的pop-click噪聲產(chǎn)生主要來自兩個方面^[3]：一是放大器的直流失調(diào)，另一個是PWM脈沖的突然開啟和關(guān)閉。放大器的直流失調(diào)電壓在開機時突然應用到放大器的輸出或者在關(guān)機時突然消失，PWM脈沖的突然產(chǎn)生或突然消失，在D類放大器的輸出端產(chǎn)生一個過渡階段，引起的pop-click噪聲電平開始很大，然后由于負反饋環(huán)路的抑制作用逐漸消失，這個過程盡管很短，但人耳仍然能夠聽到。為避免人耳聽到這些噪聲，研究人員提供多種有效的措施。從公開的報道來看，有以下幾種技術(shù)：文獻[4]通過在音頻放大器的電源電壓管腳放置（RC）濾波電路或者采用模擬開關(guān)把直流電源接入放大器電源管腳，該方法由于不易集成，且會造成系統(tǒng)功耗和成本的額外消耗，應用場合受限；文獻[5]給出單端輸入音頻信號放大器的抑制pop-click噪聲的方法，該方法通過快速調(diào)整放大器輸入級共模電平以及在放大器的調(diào)制級引入虛擬開關(guān)為建立偏置和反饋電壓/電流(BFVC)提供開關(guān)信號。文獻[3]通過引入可編程輔助驅(qū)動器反饋回路來抑制pop-click噪聲，以及調(diào)整驅(qū)動器的驅(qū)動能力來開啟放大器的功率開關(guān)。上述兩種利用反饋技術(shù)抑制pop-click噪聲，由于反饋網(wǎng)絡存在環(huán)路調(diào)整過程，如果環(huán)路響應時間慢，對抑制pop-click噪聲效果較差，而環(huán)路響應太快，則易引起放大器環(huán)路不穩(wěn)定；因此為抑制pop-click噪聲，在放大器中引入反饋網(wǎng)絡會造成電路設計復雜以及功耗的增加，因此并不實用。綜合上述考慮，本文將給出一種簡單而實用的可單片集成抑制pop-click噪聲方式。

    圖1中，為消除D類放大器的前級放大器輸入失調(diào)電壓引起的pop-click噪聲，內(nèi)部集成時序邏輯控制電路，工作過程如下：第一階段，電路上電過程中，如果電源電壓低于閾值電壓V_ref1，芯片處于關(guān)斷階段，此時放大器的前置放大器、積分器、PWM調(diào)制器、功率開關(guān)均處于關(guān)閉階段，放大器無輸出。第二階段：外接耦合電容快速充電過程，當電源電壓高于閾值電壓V_ref1，欠壓鎖定(UVLO)輸出高電平，開啟前置放大器中內(nèi)部偏置電路，偏置電路快速給外接耦合電容充電，耦合電容上電壓快速達到共模電平(本設計為V_DD/2)，為避免在給外接電容充電過程中，放大器輸出端產(chǎn)生失調(diào)信號，開關(guān)S₁，S₂處于閉合狀態(tài)，前置放大器差分輸入為0，同時放大器的反饋電阻R₃、R₄短路，因此，全差分放大器(FDA)的差分輸出為零，電路如圖2所示。第三階段：耦合電容上共模電壓矯正階段，UVLO信號經(jīng)過延遲時間(TD1)，圖2中，開關(guān)S₁關(guān)閉，S₂保持開啟狀態(tài)，功率晶體管處于關(guān)閉輸出高阻狀態(tài)(揚聲器處于“安靜”狀態(tài))。此時，音頻輸入信號進入放大器FDA1的輸入端，消除前置放大器輸入直流失調(diào)電壓，抑制PWM比較器產(chǎn)生咔嚓噪聲脈沖。第四階段：開啟功率級開關(guān)階段，S₁關(guān)閉，S₂關(guān)閉，前置放大器正常放大輸入音頻信號，前置放大器的輸出信號進入到積分器和PWM調(diào)制器進行調(diào)制。最后，S₂通過時間延遲TD3后CTL_DRI變?yōu)楦唠娖?，開啟PWM調(diào)制器以及功率開關(guān)，使輸出PWM波通過功率開關(guān)供給負載，整個芯片正常工作。該方法無反饋回路，故不會影響放大器環(huán)路的穩(wěn)定性。同理，在放大器電源電壓去電階段，芯片內(nèi)部通過檢測電源電壓，當電源電壓低于閾值V_ref2時，欠壓保護電路產(chǎn)生關(guān)斷信號，首先經(jīng)過延遲時間TD4關(guān)閉前置放大器和積分器電路，積分器的輸出電壓逐漸減?。ǚe分電容放電過程），PWM調(diào)制的輸出脈沖逐漸變窄，揚聲器輸出聲音逐漸消失，避免整個芯片瞬間關(guān)斷，揚聲器產(chǎn)生爆裂噪聲，圖3給出本設計時序圖。

    圖4給出抑制pop-click噪聲電路框圖，由UVLO電路模塊和數(shù)字時間延遲單元構(gòu)成。其中UVLO電路模塊如圖5(a)所示，由電阻分壓電路，失調(diào)比較器，反相器鏈構(gòu)成，其中電阻分壓電路采樣電源電壓，失調(diào)比較器產(chǎn)生遲滯閾值電壓，圖5(b)給出失調(diào)比較器電路圖，失調(diào)電壓由CTL和分別控制晶體管M5和M6使差分輸入對M1和M2不對稱生成，其失調(diào)電壓由電阻ROS大小決定。

1.2 PWM補償電路

    在反饋結(jié)構(gòu)D類功率放大器中，積分器用于對輸入音頻信號和反饋信號進行求和，如圖1所示，當輸入音頻信號幅度過大，積分器容易出現(xiàn)飽和，在多個時鐘周期內(nèi)，脈沖寬度調(diào)制器輸出恒為高電平或低電平。為防止積分器輸出飽和，而導致功率開關(guān)MP1和MP2在多個開關(guān)周期常開或者常關(guān)，在脈沖調(diào)制器的輸出引入PWM補償電路，設置PWM脈沖的最大占空比和最小占空比，保證在一個時鐘周期以內(nèi)，輸出功率器件開關(guān)一次，達到保護功率器件的目的，同時盡可能減小輸出波形飽和失真。PWM補償電路如圖6所示，由補償時鐘產(chǎn)生電路和PWM矯正邏輯電路構(gòu)成。兩路補償時鐘(V_{tri_PH1}和V_{tri_PH2})由圖7中電路產(chǎn)生。正常情況下，V_PWM占空比介于5%與95%之間，此時，V_{PWM_COR}=V_PWM，當 V_PWM占空比小于5%，V_{PWM_COR}=V_{tri_PH1}，而當VPWM占空比大于95%，V_{PWM_COR}=V_{tri_PH2}。

    圖7給出了三角波生成器電路結(jié)構(gòu)^[6]，電路由兩個比較器、RS觸發(fā)器、充電放電路徑以及電阻分壓構(gòu)成。該電路提供D類放大器的調(diào)制波形，同時產(chǎn)生用于PWM補償電路的補償信號V_{tri_PH1}以及V_{tri_PH2}。其工作原理如下：為了能夠獲得三角波V_tri，采用恒定電流源I_REF給電容C_TRI充放電的模式，圖7中，第一比較器(COMP1)對輸入電壓V_tri與電壓V_TH1進行比較，當V_tri>V_TH1，比較器輸出為高電平，圖中RS鎖存器的輸出被置位為邏輯高電平，晶體管M1關(guān)閉，同時M2開啟，電容C_TRI開始放電，當V_tri<V_TH2，第二比較器COMP2輸出為高電平，RS鎖存器輸出被復位為邏輯低電平，晶體管M2關(guān)閉，M1開啟，電容C_TRI開始沖電，由于I_REF為恒電流源，故C_TRI上的電壓為線性度良好的三角波，有利于減小放大器的諧波失真。

    本設計中，V_TH1和V_TH2由電源電壓V_DD采用比例電阻分壓獲得，可得到振蕩器輸出頻率與電源電壓無關(guān)^[6]。振蕩器輸出波形如圖8所示。在本設計，典型輸入電壓為3.6 V時，三角波頻率為300 kHz，V_{tri_PH1}和V_{tri_PH2}占空比設計均為95%。

2 測試結(jié)果

    基于CSMC 0.35 μm CMOS工藝設計D類音頻功率放大器，其版圖照片如圖9所示，單通道芯片面積為0.85 mm²。本設計中，基于鋰電池移動設備應用，電源電壓范圍為2.5～4.2 V，開關(guān)頻率為300 kHz。圖10給出了電源電壓分別為2.5 V、3.6 V、4.2 V，負載電阻為8 Ω測試條件下，THD+N與輸出功率曲線。由圖中可得，當電源電壓為3.6 V時，輸出功率約400 mW時，放大器的THD+N最小可到0.025%；表1給出本設計D類放大器部分測試結(jié)果。

3 結(jié)論

    本文基于移動設備應用提出一種抑制pop-click噪聲電路技術(shù)，在電源上電和去電時通過時序電路控制放大器內(nèi)部電路順序開啟和關(guān)斷，有效地減小pop-click噪聲幅度，噪聲幅度小于2.0 mV。通過對脈沖寬度調(diào)制信號進行脈沖補償，消除積分器飽和而造成功率開關(guān)晶體管損壞的風險，同時減小當輸入信號幅度太大引起的飽和失真。這些技術(shù)的引入，并沒有犧牲放大器的效率、THD+N以及輸出功率等性能。

參考文獻

[1] BERKHOUT M，DOOPER L.Class-D audio amplifiers in mobile applications[J].IEEE Transactions on Circuits & Systems I Regular paper，2010，57(5)：992-1002.

[2] CHOI Y，TAK W，YOON Y，et al.A 0.018% THD+N，88 dB PSRR PWM Class-D amplifier for direct battery hookup[J].IEEE Journal of Solid-State Circuits，2012，47(2)：454-463.

[3] JIANG X，SONG J，WANG M，et al.Integrated pop-click noise suppression，EMI reduction，and short-circuit detection for Class-D audio amplifiers[J].IEEE Journal of Solid-State Circuits，2013，48(4)：1099-1108.

[4] Tim Lok.音頻Click和Pop噪聲的特性和消除技巧[J].工業(yè)和信息化教育，2010(8)：61-65.

[5] Wang Haishi，Zhang Bo，Sun Jiang.Ways to suppress click and pop for class D amplifiers[J].Journal of Semiconductors，2012，33(8)：1-5.

[6] ZHENG H，ZHU Z，MA R.A 0.02% THD and 80 dB PSRR filterless class D amplifier with direct lithium battery hookup in mobile application[J].Journal of Semiconductors，2017，38(7)：56-63.

作者信息:

鄭  浩，劉延飛，王秋妍，楊晶晶，楊東東

（火箭軍工程大學，陜西 西安710025）