測井?dāng)?shù)據(jù)傳輸作為測井系統(tǒng)的一個重要組成部分，其傳輸速度直接影響測井儀器和裝備的發(fā)展。 隨著測井新理論和新方法的不斷出現(xiàn)，要求實時上傳的數(shù)據(jù)量越來越大。如何提高測井?dāng)?shù)傳的速度已成為測井儀器裝備研制開發(fā)的關(guān)鍵問題之一。

    根據(jù)測井電纜的傳輸特性，將OFDM技術(shù)應(yīng)用到測井電纜數(shù)傳系統(tǒng)中將有望大幅提高測井電纜數(shù)據(jù)傳輸?shù)乃俣萚1]。OFDM的主要思想是在頻域內(nèi)將給定信道分成許多正交子信道，各子載波并行傳輸，以提高頻譜利用率，從而在有限帶寬上，提高數(shù)據(jù)傳輸?shù)乃俣?。因此，OFDM技術(shù)被視為解決測井?dāng)?shù)傳問題的有效方案。
　　經(jīng)實測，實際饋送到電纜上的信號功率是很小的。所以要提高信號傳輸速率，則需要提高發(fā)送信號功率。然而，OFDM信號峰平比較大，如果直接采用線性放大器，發(fā)送功率提升有限，而且容易造成信號失真。根據(jù)系統(tǒng)特性，本文設(shè)計了一種高效的數(shù)字功率放大器，用于OFDM信號的功率放大。要求系統(tǒng)傳輸?shù)男旁氡冗_(dá)到72 dB以上即可。
1  數(shù)字功率放大器的結(jié)構(gòu)與設(shè)計
    數(shù)字功率放大器是基于內(nèi)插濾波器的Sigma_Delta調(diào)制器,通過過采樣、量化噪聲整型(Quantization-Noise-Shaping)和粗糙量化(Coarse-Quantization),能實現(xiàn)消除OFDM信號高峰平比特性和高精度低速率的數(shù)據(jù)向低精度高速率的轉(zhuǎn)換。
    首先高比特的PCM(脈碼調(diào)制)數(shù)據(jù)經(jīng)過過采樣濾波器進(jìn)行濾波。過采樣濾波器是低通濾波器, 其作用是把取樣數(shù)據(jù)變?yōu)檫^采樣數(shù)據(jù), 使得采樣率遠(yuǎn)大于臨界取樣速率, 同時濾去內(nèi)插產(chǎn)生的鏡像頻譜和有用信號帶寬以外的高頻噪聲。而后經(jīng)過Sigma_Delta調(diào)制器, 實現(xiàn)量化噪聲整型和粗糙量化, 調(diào)制器輸出高頻的數(shù)碼流, 其中“1”、“0”的密度與輸入信號的幅度相關(guān)，即PWM(脈沖寬度調(diào)制)。經(jīng)過D類放大器把調(diào)制后的PWM信號輸出，利用低通濾波器把高頻噪聲濾除，得到高信噪比輸出信號。
    數(shù)字功率放大器的總體結(jié)構(gòu)如圖1所示。

1.1 內(nèi)插濾波器的設(shè)計
    內(nèi)插濾波器采用級聯(lián)的形式實現(xiàn)，其中包括半帶濾波器、FIR濾波器、CIC濾波器。半帶濾波器是一種特殊類型的FIR濾波器，有一半的系數(shù)為0，因此實現(xiàn)結(jié)構(gòu)比普通FIR濾波器簡單，但其僅適合實現(xiàn)2倍內(nèi)插，因此半帶濾波器通常被用做內(nèi)插器的第一級。在經(jīng)過第一級的半帶濾波器進(jìn)行2倍內(nèi)插之后，使用低階的FIR濾波器進(jìn)行第二級內(nèi)插。而CIC濾波器實現(xiàn)結(jié)構(gòu)適合高倍內(nèi)插，但由于其通帶內(nèi)幅頻響應(yīng)不平坦，因此通常作為內(nèi)插器的最后一級使用。
    128倍內(nèi)插濾波系統(tǒng)結(jié)構(gòu)如圖2所示。

    二階Sigma-Delta調(diào)制器由兩個積分器、一個量化器和一個DAC構(gòu)成反饋系統(tǒng)。其中兩個積分器輸入處的增益因子用來保證積分器不飽和。它的傳遞函數(shù)如下式所示：
    Y(z)=STF(z)*X(z)+NTF(z)*E(z)
    STF(z)=Z-1；NTF(z)=(1-Z-1)2
其中，STF(z)和NTF(z)分別表示調(diào)制器的信號傳輸函數(shù)和噪聲傳輸函數(shù)。從系統(tǒng)傳輸函數(shù)可以看出，調(diào)制器對信號只是進(jìn)行了延時,對噪聲則是進(jìn)行了高通濾波，因此大部分噪聲將被整形到高頻部分，從而大大減少了信號頻帶內(nèi)的噪聲，顯著提高了基帶信噪比。

　如果Sigma_Delta調(diào)制器的階數(shù)超過兩階,則存在穩(wěn)定性問題。因此本系統(tǒng)選取兩階Sigma_Delta調(diào)制器。過采樣倍數(shù)為128倍，理論上可以達(dá)到94 dB的信噪比，但實際由于定點運(yùn)算精度有限，以及模擬電路的參數(shù)誤差，會有較大的信噪比損失。
2 仿真與結(jié)果
2.1 Simulink仿真原理框圖
    圖4為未經(jīng)過處理的定點系統(tǒng)仿真原理框圖，實現(xiàn)了數(shù)字D類放大器的仿真設(shè)計,包括內(nèi)插器濾波器、Sigma_Delta調(diào)制器、模擬濾波器和D類放大器。其中信源是兩組偽隨機(jī)的OFMD信號序列,信宿模塊在接受濾波器以后，先采樣基帶的625 kHz信號，以通過與第一組信號的同步來確定邊界，再進(jìn)行FFT和解調(diào)信號的處理。由于之前的內(nèi)插濾波器會使信號產(chǎn)生失真，在第二組偽隨機(jī)序列中先做均衡處理后,再計算輸入輸出的信噪比。
    將Simulink中的信號源設(shè)為輸出信號,Matlab程序設(shè)計內(nèi)插濾波器和Sigma_Delta調(diào)制器，經(jīng)過飽和加運(yùn)算和四舍五入取整運(yùn)算，將浮點系數(shù)轉(zhuǎn)為定點系數(shù)，可以得到更高的信噪比。圖5為信號的頻譜輸出。
2.2 仿真結(jié)果及分析
    由圖4輸出的SNR結(jié)果輸出顯示，Simulink未經(jīng)處理的定點系統(tǒng)仿真已達(dá)到75 dB的信噪比。經(jīng)過飽和加法運(yùn)算和四舍五入的定點數(shù)據(jù)取整運(yùn)算,數(shù)字放大器調(diào)制處理后輸出信號的信噪比能達(dá)到78 dB，相當(dāng)于13 bit的ADC性能，因此達(dá)到設(shè)計要求。
    由圖5的信號功率譜可以看出，量化噪聲功率譜被推到高頻端，因此只需要采用一個低通濾波器即可恢復(fù)低頻部分的有用信號。模擬濾波器可以采用巴特沃斯濾波器，其通帶截止頻率為312.5 kHz，而阻帶截止頻率為800 kHz，阻帶抑制應(yīng)大于80 dB。
3 硬件實現(xiàn)
3.1 硬件實現(xiàn)原理與結(jié)構(gòu)
    FPGA的設(shè)計采用自頂向下的設(shè)計流程。利用每一

     信號源為DSP內(nèi)部產(chǎn)生的OFDM信號，通過DSP的MCBSP接口與FPGA進(jìn)行通信，其中幀同步信號和時鐘信號由FPGA提供。其Mcbsp的接口結(jié)構(gòu)圖，如圖7所示。

    由于DA算法具有硬件資源占用少、結(jié)構(gòu)緊湊、工作頻率高等突出優(yōu)點，所以半帶內(nèi)插濾波器和FIR內(nèi)插濾波器均采用了該算法的結(jié)構(gòu)。結(jié)構(gòu)圖如圖8所示。

    CIC內(nèi)插濾波器結(jié)構(gòu)簡單，使用的資源少,采用了內(nèi)插64倍的結(jié)構(gòu)，能夠更好地節(jié)省硬件資源。CIC內(nèi)插濾波器的結(jié)構(gòu)圖如圖9所示。
    Sigma_Delta調(diào)制器的實現(xiàn)結(jié)構(gòu)圖如圖3所示，采用2階單環(huán)結(jié)構(gòu)，具有良好的穩(wěn)定性。
3.2 FPGA綜合實現(xiàn)結(jié)果
　 硬件的FPGA實現(xiàn)是由Actel的低功耗Proasic3系列芯片A3P250VQ100完成內(nèi)插濾波器和Sigma_Delta調(diào)制器部分。此芯片即使在高溫高壓等惡劣環(huán)境下也很高的穩(wěn)定性。
    通過Modelsim 6.5軟件的時序仿真，得到的結(jié)果與Matlab實現(xiàn)結(jié)果相同，沒有造成其他額外的損失。在Synplify Pro AE綜合，最終用到90%的芯片資源。FPGA的輸出信號接D類放大器。D類放大器采用橋式差分驅(qū)動結(jié)構(gòu)。由于其功率管都工作于開關(guān)狀態(tài), 輸出的PWM信號為1、0信號，其理想的效率可以達(dá)到100%(對于AB類放大器, 其理想的效率只能達(dá)到78.5%)[5]。
    本文介紹了數(shù)字功率放大器的一種實現(xiàn)方式。通過過采樣、內(nèi)插、Sigma_Delta調(diào)制，降低低速率輸入信號的精度,使重新量化的信號轉(zhuǎn)換成脈沖寬度不同的高速率PWM信號,用來驅(qū)動輸出端的開關(guān)MOSFET,通過低通濾波器重建輸入高精度的數(shù)字信號。這種實現(xiàn)功率放大的方式由于只在輸出端產(chǎn)生模擬信號,抗干擾能力強(qiáng),能夠極大地提高電源的使用效率。
參考文獻(xiàn)
[1] 姚遠(yuǎn)，余厚全，魏為.基于DMT技術(shù)的測井?dāng)?shù)傳系統(tǒng)設(shè)計與仿真[J]. 測井技術(shù)，2008，32(1)：69-72.
[2] HEIN S, ZAKHOR A. On the stability of sigma delta modulators[J]. IEEE Transactions on Signal
Processing, 1993,41(7):2322-2348.
[3] 袁俊.16位音頻sigma-delta A/D轉(zhuǎn)換器關(guān)鍵設(shè)計技術(shù)研究[D].西安：西安電子科技大學(xué)，2008.
[4] 薛靜.基于Sigma-delta調(diào)制技術(shù)的16位音頻ADC的設(shè)
     計和實現(xiàn)研究[D].西安：西安電子科技大學(xué)，2008.
[5] VAHID M, TOUSI F, SAHANDI M, et al. A 3.3 V/1 W
     Class D Audio Power Amplifier with 103 dB DR and 90%
     Efficiency[C]. Proceedings of Microelectronics,MIEL 2002.
     23rd International Conference on. IEEE Press, 2002(2):
    581-584.