0 引言

    合成孔徑雷達(dá)(SAR)作為一種全天時(shí)、全天候的有源主動(dòng)式微波成像系統(tǒng),以其優(yōu)越的二維高分辨率特性,在國(guó)防、地質(zhì)、自然資源勘探與監(jiān)測(cè)、地形繪測(cè)、災(zāi)害估計(jì)等領(lǐng)域中已經(jīng)得到了日益廣泛的應(yīng)用。SAR的搭載平臺(tái)也從機(jī)載到星載，向著更高的太空發(fā)展。日本、加拿大、美國(guó)以及俄羅斯都陸續(xù)展開星載SAR成像技術(shù)的研究。

    星載SAR系統(tǒng)結(jié)構(gòu)如圖1所示。傳統(tǒng)的SAR 成像處理需要將原始回波數(shù)據(jù)記錄下傳至地面站進(jìn)行, 采用原始SAR數(shù)據(jù)壓縮算法，即分塊自適應(yīng)量化（BAQ），但SAR原始數(shù)據(jù)熵值很高，無(wú)損壓縮算法壓縮比太低，這不僅要求雷達(dá)衛(wèi)星具有高帶寬的下行數(shù)據(jù)鏈路,而且還受到衛(wèi)星過(guò)頂時(shí)間的限制。現(xiàn)在普遍希望在星上完成原始數(shù)據(jù)的處理，只將處理結(jié)果下傳，但SAR系統(tǒng)龐大的數(shù)據(jù)量以及高實(shí)時(shí)性要求高性能信號(hào)處理器。

    TS201是ADI公司TigerSHARC系列處理器，具有非常強(qiáng)的運(yùn)算能力，在雷達(dá)陣列信號(hào)處理中，TS201應(yīng)用非常廣泛。SAR處理系統(tǒng)中，普遍采用多顆TS201共同完成信號(hào)處理，文獻(xiàn)[1]中機(jī)載SAR系統(tǒng)采用12顆TS201，文獻(xiàn)[2]無(wú)人機(jī)SAR系統(tǒng)采用8顆TS201，文獻(xiàn)[3]星載SAR系統(tǒng)采用16顆TS201。利用幾十片TS201搭建星載SAR雷達(dá)系統(tǒng)，無(wú)論從功耗、可靠性、重量、體積等方面都將很難滿足星上處理的要求。同時(shí)，在研制過(guò)程中，由于系統(tǒng)采用多片DSP器件，系統(tǒng)過(guò)于復(fù)雜，調(diào)試?yán)щy。

1 異構(gòu)多核SoC

    隨著處理器設(shè)計(jì)技術(shù)的進(jìn)步，單核SoC邁向多核SoC，以提供更加強(qiáng)大的計(jì)算能力，如csx600^[4]，Tile-Gx36^[5]，QorIQT4080^[6]。由于SAR雷達(dá)信號(hào)處理中計(jì)算密集型應(yīng)用的多樣性和復(fù)雜性，使得多核異構(gòu)成為面向這類復(fù)雜應(yīng)用的片上系統(tǒng)首選方案。異構(gòu)多核SoC優(yōu)勢(shì)是將結(jié)構(gòu)、功能、功耗、運(yùn)算性能各不相同的多個(gè)處理器集成在芯片上，并通過(guò)任務(wù)分工和劃分，將不同的任務(wù)分配給不同的處理單元，讓每個(gè)處理單元處理自己擅長(zhǎng)的任務(wù)，這種多核異構(gòu)的組織方式執(zhí)行任務(wù)更有效率，實(shí)現(xiàn)了資源的最佳化配置，而且降低了整體功耗。同時(shí)，芯片上各個(gè)處理器還可以動(dòng)態(tài)地改變可重構(gòu)資源之間的互連關(guān)系，控制數(shù)據(jù)流的流動(dòng)，進(jìn)一步提高運(yùn)算的數(shù)據(jù)吞吐率。

1.1 異構(gòu)多核SoC系統(tǒng)結(jié)構(gòu)

    異構(gòu)多核SoC（MPSoC）是北京微電子技術(shù)研究所在成功研制出32位高可靠微處理器后，開發(fā)的一款高性能異構(gòu)多核嵌入式數(shù)字信號(hào)處理器。

    多核處理器芯片內(nèi)部主要由一個(gè)兼容SPARC V8的主控制器和16個(gè)DSP引擎組成。12個(gè)DSP引擎包括8個(gè)兼容SPARC V8的精簡(jiǎn)處理器和4個(gè)可重構(gòu)浮點(diǎn)蝶形運(yùn)算加速單元RBE、4個(gè)可重構(gòu)矢量加速單元RAE。芯片中DSP引擎按照2維網(wǎng)格結(jié)構(gòu)規(guī)則排列，形成并行的處理單元陣列,由高速片上互連總線鏈接，主控制器和16個(gè)DSP引擎能夠同時(shí)并行運(yùn)行。其整體結(jié)構(gòu)如圖2所示。

    芯片采用片上網(wǎng)絡(luò)結(jié)構(gòu)，所有的單元和模塊與具有自主知識(shí)產(chǎn)權(quán)的片上網(wǎng)絡(luò)總線(SANOC-BUS)相連接。SANOC-BUS呈規(guī)則的二維網(wǎng)格結(jié)構(gòu)，連接有存儲(chǔ)器模塊（RAM）、PE、RAE、RBE、LINK、只讀存儲(chǔ)器(ROM，存儲(chǔ)旋轉(zhuǎn)因子)和64位SDRAM存儲(chǔ)器接口。

    在片上網(wǎng)絡(luò)系統(tǒng)中，各模塊主要功能為：

    (1)PE, 哈佛結(jié)構(gòu)DSP核，由整數(shù)單元（IU）、FPU、內(nèi)部存儲(chǔ)器和總線接口4部分組成。

    (2)RBE單元采用配置計(jì)算領(lǐng)域中可重構(gòu)的概念，根據(jù)不同的配置指令，RBE執(zhí)行單精度浮點(diǎn)蝶形運(yùn)算、乘累加運(yùn)算、復(fù)數(shù)乘和求模等不同的運(yùn)算,支持?jǐn)?shù)據(jù)流處理。

    (3)RAE以流處理的方式加速大量數(shù)據(jù)的規(guī)則運(yùn)算，此單元采用配置計(jì)算領(lǐng)域中可重構(gòu)的概念，根據(jù)不同的配置指令，RAE執(zhí)行矢量字節(jié)加減運(yùn)算、矢量字節(jié)乘累加等不同的運(yùn)算,支持?jǐn)?shù)據(jù)流處理。

    (4)LINK模塊功能與TS201的LINK模塊功能兼容，支持與RAM模塊和SDRAM之間DMA傳遞。

    (5)RAM中的數(shù)據(jù)既能夠被主控制器和PE讀寫，支持RAM模塊之間、RAM模塊和SDRAM之間DMA傳遞。

1.2 片上網(wǎng)絡(luò)總線設(shè)計(jì)

    片上網(wǎng)絡(luò)SANOC_BUS由5層相同的總線系統(tǒng)組成，每層總線系統(tǒng)采用2維網(wǎng)格結(jié)構(gòu)，包括4條水平線和4條垂直線。如圖3所示，這5層總線系統(tǒng)分別命名為：L_P2M、L_I2M、L_P2P、L_DMA、L_CMD，負(fù)責(zé)傳輸不同的數(shù)據(jù)包，規(guī)定如下：

    (1)L_P2M：負(fù)責(zé)為處理單元PE對(duì)存儲(chǔ)器的訪問(wèn)傳遞信息；

    (2)L_I2M：負(fù)責(zé)為link接口和SDRAM接口對(duì)存儲(chǔ)器的訪問(wèn)傳遞信息；

    (3)L_P2P：負(fù)責(zé)在處理單元PE間相互訪問(wèn)傳遞信息；

    (4)L_DMA：負(fù)責(zé)處理單元PE和存儲(chǔ)器之間的快速DMA數(shù)據(jù)傳遞；

    (5)L_CMD：負(fù)責(zé)傳遞主控制器和處理單元PE針對(duì)控制寄存器組和狀態(tài)寄存器組的訪問(wèn)。

    上圖中，在每層總線上，水平線和垂直線的交叉點(diǎn)在此層2維網(wǎng)格平面中擁有唯一的坐標(biāo)。規(guī)定坐標(biāo)原點(diǎn)定義為網(wǎng)格的左上角，坐標(biāo)以(x，y)方式表示，x軸方向向右，y軸方向向下。

    每層總線內(nèi)部存在兩種傳遞模式：動(dòng)態(tài)傳遞和靜態(tài)傳遞。

    (1)動(dòng)態(tài)傳遞

    對(duì)于動(dòng)態(tài)傳遞，不需要任何設(shè)置，芯片硬件自動(dòng)完成數(shù)據(jù)包的打包和解析。在多核內(nèi)部總線中，所有的數(shù)據(jù)傳遞按照X-Y蟲蠕維序動(dòng)態(tài)的方式進(jìn)行傳遞。在傳遞數(shù)據(jù)時(shí)，不需要預(yù)先規(guī)劃好單獨(dú)的路徑，數(shù)據(jù)在觸發(fā)傳遞時(shí)自動(dòng)加入包頭信息，在傳遞過(guò)程中依靠路由結(jié)點(diǎn)內(nèi)部仲裁機(jī)制自動(dòng)尋找路徑的總線。動(dòng)態(tài)傳遞為分時(shí)復(fù)用，交叉結(jié)點(diǎn)間的傳遞通道在不同時(shí)刻傳遞不同的數(shù)據(jù)包，這些數(shù)據(jù)包的源和目的允許不同。

    動(dòng)態(tài)總線數(shù)據(jù)傳遞包頭格式定義如圖4所示。

    在路由單元中，仲裁邏輯規(guī)定為：在沒(méi)有到達(dá)目的坐標(biāo)時(shí)，按照XY蟲蠕維序路由機(jī)制傳遞；在到達(dá)目的坐標(biāo)后，傳遞到位于此坐標(biāo)處的DSP引擎。

    (2)靜態(tài)傳遞

    靜態(tài)傳遞功能，目的是快速處理規(guī)則的流運(yùn)算。數(shù)據(jù)流在靜態(tài)傳遞過(guò)程中，具有唯一確定的源坐標(biāo)地址和目的坐標(biāo)地址，并且傳遞通道完全被源和目的間的數(shù)據(jù)傳遞所獨(dú)占。在應(yīng)用靜態(tài)傳遞時(shí)，需要設(shè)置目的地址和所占用的總線層，占用總線層一旦設(shè)定，就不能夠再傳遞其它動(dòng)態(tài)數(shù)據(jù)包。靜態(tài)傳遞數(shù)據(jù)包包頭格式如圖5所示。

    靜態(tài)傳遞功能對(duì)總線具有獨(dú)占性，數(shù)據(jù)流在整個(gè)傳遞過(guò)程中，僅利用一個(gè)數(shù)據(jù)包頭標(biāo)志。總線中進(jìn)行靜態(tài)傳遞的路徑只被單一的處理單元或存儲(chǔ)器發(fā)出的數(shù)據(jù)所占用，其它處理單元若也想采用靜態(tài)傳遞的方式傳遞數(shù)據(jù)，只能為其規(guī)劃一條單獨(dú)的數(shù)據(jù)傳遞通道。

    靜態(tài)傳遞包頭格式如圖5所示，“目的坐標(biāo)”，“預(yù)路由坐標(biāo)”，“傳遞層號(hào)”需要預(yù)先設(shè)置。

    “預(yù)路由坐標(biāo)”的功能描述如下：雖然依靠X-Y路由機(jī)制，數(shù)據(jù)包能夠主動(dòng)找到目的地址，但在靜態(tài)傳遞數(shù)據(jù)時(shí)，每個(gè)數(shù)據(jù)包都會(huì)很長(zhǎng)，由于對(duì)數(shù)據(jù)傳遞通道具有獨(dú)占性，可能會(huì)阻礙其它靜態(tài)數(shù)據(jù)包的傳遞，為此，增加“預(yù)路由坐標(biāo)”參數(shù)設(shè)計(jì)。數(shù)據(jù)包首先按照“預(yù)路由坐標(biāo)”傳遞，先按照X軸參數(shù)傳遞，再按照Y軸參數(shù)傳遞；當(dāng)“預(yù)路由坐標(biāo)”參數(shù)傳遞完后，再按照X-Y路由機(jī)制達(dá)到目的坐標(biāo)。

2 異構(gòu)多核SoC的應(yīng)用

2.1 性能比較

    在SAR雷達(dá)信號(hào)處理中，對(duì)FFT算法的處理速度是評(píng)價(jià)多核處理器性能非常重要和關(guān)鍵的指標(biāo)。表1為多核處理器與目前比較常用的數(shù)字信號(hào)處理器（DSP）快速處理32 K點(diǎn)單精度浮點(diǎn)FFT運(yùn)算性能比較。

    多種不同可重構(gòu)加速處理單元結(jié)合在一起，發(fā)揮各自的優(yōu)勢(shì)：主控制器發(fā)揮靈活的控制功能；RSIC架構(gòu)的PE適合非規(guī)則數(shù)據(jù)處理，可重配置的RBE/RAE適合數(shù)據(jù)流處理。不同功能單元相互獨(dú)立，每個(gè)單元的功能劃分相對(duì)單一，把運(yùn)算、存儲(chǔ)、控制、調(diào)度等功能分散在不同的功能單元中實(shí)現(xiàn)，降低系統(tǒng)功耗，降低了每個(gè)處理單元的復(fù)雜度,改善了系統(tǒng)的可實(shí)現(xiàn)性。

2.2 SAR算法處理

    圖6為利用ERS-2衛(wèi)星數(shù)據(jù)處理結(jié)果。圖6(a)中方框中圍起來(lái)的部分為北京西邊官?gòu)d水庫(kù)的遙感圖像，圖6(b)為SAR雷達(dá)數(shù)據(jù)經(jīng)過(guò)CS算法處理的結(jié)果。

3 結(jié)論

    異構(gòu)多核SoC具備高性能、高可靠性、擴(kuò)展能力強(qiáng)、低功耗的特點(diǎn)，主要面向雷達(dá)信號(hào)處理，星載圖像處理等高數(shù)據(jù)吞吐率、計(jì)算密集型的應(yīng)用領(lǐng)域，也可用于對(duì)可靠性要求非常高的多任務(wù)實(shí)時(shí)控制系統(tǒng)。SoC內(nèi)采用多層二維網(wǎng)格總線結(jié)構(gòu)，每一層總線傳遞各自特定的信息包，互不干擾，片內(nèi)總線帶寬非常高，不會(huì)成為影響性能的瓶頸，能夠在此基礎(chǔ)上開發(fā)面向各種應(yīng)用的異構(gòu)多核SoC。

參考文獻(xiàn)

[1] 蔣留兵，車?yán)?新一代通用機(jī)載雷達(dá)信號(hào)處理機(jī)的實(shí)現(xiàn)[J].電子設(shè)計(jì)工程，2009(5)：79-81.

[2] 郝慧軍.無(wú)人機(jī)載SAR實(shí)時(shí)信號(hào)處理設(shè)計(jì)及實(shí)現(xiàn)[J].科技視界，2015(26)：7-8.

[3] 朱木.同步軌道SAR實(shí)時(shí)成像算法研究[D].哈爾濱：哈爾濱工業(yè)大學(xué)，2014.

[4] YUAN M，BAKER J W.Scalable and efficient associative processor solution to guarantee real time requirements for air traffic control systems[M].2012 IEEE 26th international parallel and distributed processing symposium  p1688-1695.

[5] http：//www.tilera.com/pdf/productbrief.

[6] 飛思卡爾推出基于Layerscape架構(gòu)的全新QorIQ系列多核處理器[J].單片機(jī)與嵌入式系統(tǒng)應(yīng)用，2014(5)：77-77.

作者信息:

宋立國(guó)1，胡承秀2，亓洪亮1

(1.北京微電子技術(shù)研究所，北京100076；2.北京宇航系統(tǒng)工程研究所，北京100076)