全新信號分析能力卓越應對愈加復雜的高速互聯(lián)設計，現(xiàn)已支持 PCIe 4.0

　　2017年2月7日，中國上海 —— 楷登電子（美國 Cadence 公司，NASDAQ: CDNS）今日正式發(fā)布全新Sigrity 2017技術的系列產(chǎn)品，新增多項核心功能，專為加速PCB電源及信號完整性簽核量身打造。Cadence Sigrity 產(chǎn)品組合的全新功能中，Allegro PowerTree 拓撲檢視器及編輯器脫穎而出，助客戶快速評估設計流程初期的功率輸出方案。全新發(fā)布的Sigrity 2017系列產(chǎn)品內(nèi)置總線和接口標準（PCIe）4.0工具包，確保信號完整性符合今年即將發(fā)布的全新PCIe標準。

　　PCB電源及信號完整性簽核加速能力不僅是設計獨立電路板的關鍵，同時也是產(chǎn)品端到端完整設計的必要能力。Sigrity 2017是Cadence系統(tǒng)設計使能的重要技術，從芯片、電路板、到全系統(tǒng)，助企業(yè)打造創(chuàng)新的高質(zhì)量電子產(chǎn)品。如需了解有關Sigrity 2017系列產(chǎn)品的更多內(nèi)容，請參閱cadence.com/go/Sigrity2017。

　　設計流程初期即決定正確的功率輸出方案是PCB設計團隊需考慮的核心問題之一。獨一無二的PowerTree界面可以助用戶快速檢視功率拓撲，精準判斷功率輸出的最佳路徑；同時，設計變更時的編輯工作也更加簡捷。存儲于PowerTree環(huán)境下的所有信息皆可用于設計流程后期，自動設置布線后（post-route）電源完整性分析，實現(xiàn)快速設計收斂。

　　全新發(fā)布的Sigrity 2017采用分析模型庫管理器，實現(xiàn)對電源完整性模型內(nèi)容庫的管理，所有模型皆可實現(xiàn)自動存儲并在復用設計組件時從分析模型管理器內(nèi)容庫中取回。這一流程此前僅支持手動重復操作，現(xiàn)在則可以實現(xiàn)全自動化，大幅加速設計及產(chǎn)品開發(fā)。

　　Sigrity 2017還將最新PCIe技術與高速互聯(lián)結合，助設計師實時確保信號完整性。內(nèi)置的Sigrity System SI 串聯(lián)分析工具包括PCIe 4.0接口標準工具包，無需人工對照標準文件以檢查并評估，即可自動驗證信號質(zhì)量標準。

　　“Sigrity 2017系列產(chǎn)品采用專屬技術，提高效率，縮短設計流程，”Cadence產(chǎn)品工程事業(yè)部高級總監(jiān)Steve Durrill表示?！按舜伟l(fā)布的全部新功能及升級都以協(xié)助客戶快速開發(fā)高性能產(chǎn)品為主要目的。新版PCIe標準批準發(fā)布前即開發(fā)出完整的PCIe 4.0標準包，充分印證了我們對客戶需求的關注，助其不斷縮短產(chǎn)品上市時間。”

　　“Terayne與Cadence緊密合作，幫助PCB設計師在電源完整性設計環(huán)節(jié)掌握更高的主動權，”Terayne設計技術事業(yè)部經(jīng)理Paul Carlin說道?！癝igrity系列產(chǎn)品的此次升級將進一步提高效率，縮短產(chǎn)品開發(fā)時間，增強Teradyne的競爭優(yōu)勢。”