《電子技術(shù)應(yīng)用》
您所在的位置:首頁(yè) > 模擬設(shè)計(jì) > 業(yè)界動(dòng)態(tài) > Mentor Graphics獲得TSMC 10nm FinFET 工藝技術(shù)認(rèn)證

Mentor Graphics獲得TSMC 10nm FinFET 工藝技術(shù)認(rèn)證

2015-09-21

       俄勒岡州威爾遜維爾,2015 年 9 月 21 日-  Mentor Graphics公司(納斯達(dá)克代碼:MENT)今天宣布,Calibre? nmPlatform 已通過(guò)TSMC 10nm FinFET V0.9 工藝認(rèn)證。此外,Mentor? Analog FastSPICE? 電路驗(yàn)證平臺(tái)已完成了電路級(jí)和器件級(jí)認(rèn)證,Olympus-SoC? 數(shù)字設(shè)計(jì)平臺(tái)正在進(jìn)行提升,以幫助設(shè)計(jì)工程師利用 TSMC 10nm FinFET 技術(shù)更有效地驗(yàn)證和優(yōu)化其設(shè)計(jì)。10nm V1.0 工藝的認(rèn)證預(yù)計(jì)在 2015 年第 4 季度完成。

Mentor Graphics 聯(lián)合 TSMC 為雙方客戶采用的 10nm FinFET 技術(shù)新增了一系列新功能,其中包括先進(jìn)工藝的雙重曝光、DRC檢查、TSMC 全著色電路布局方法具體化,以及使用 Calibre nmDRC? 和 Calibre RealTime 產(chǎn)品提高電路布局生產(chǎn)效率。為提升 FinFET 器件和多重曝光布局的電路仿真,我們?cè)?nbsp;Calibre xACT? 中導(dǎo)入了新的寄生電路參數(shù)抽取模型,并對(duì) Calibre nmLVS? 的器件參數(shù)抽取進(jìn)行優(yōu)化。針對(duì) 10nm 級(jí)的可靠性要求,Calibre PERC? 已增加 P2P 電阻和電流密度 (CD) 檢查,有助于理清電氣故障的根源。對(duì)于可制造性,Mentor Graphics 針對(duì) Calibre YieldEnhancer 的 SmartFill 功能進(jìn)行擴(kuò)展,以期其能達(dá)到 TSMC 10nm 的填充要求。 

       “Mentor Graphics 與 TSMC 一直以來(lái)都攜手合作,以確認(rèn)在先進(jìn)技術(shù)上的挑戰(zhàn)并予以解決,”Mentor Graphics 公司 Design to Silicon 事業(yè)部副總裁兼總經(jīng)理 Joseph Sawicki 說(shuō)道,“雙方的合作有助于我們共同的客戶準(zhǔn)時(shí)推出符合規(guī)格的設(shè)計(jì)并為全球市場(chǎng)提供更具競(jìng)爭(zhēng)力的產(chǎn)品。”

       “我們與 Mentor Graphics 保持長(zhǎng)期合作關(guān)系,為一代又一代的工藝提供創(chuàng)新性解決方案,”TSMC 設(shè)計(jì)基礎(chǔ)架構(gòu)營(yíng)銷部高級(jí)總監(jiān) Suk Lee 說(shuō)道,“TSMC 與 Mentor Graphics 針對(duì) 10nm FinFET 技術(shù)的合作有助于雙方客戶充分利用此突破性 3D 晶體管技術(shù)的功率、性能和密度優(yōu)勢(shì)。”

       Analog FastSPICE (AFS?) 平臺(tái)(包括 AFS Mega)多種類型的參考電路已通過(guò) TSMC 10nm FinFET 工藝技術(shù)SPICE 模擬工具認(rèn)證方案,而器件級(jí)別的認(rèn)證正在進(jìn)行中。Analog FastSPICE 平臺(tái)為大規(guī)模納米等級(jí)模擬、RF、混合信號(hào)、內(nèi)存和全定制數(shù)字電路提供了快速而準(zhǔn)確的電路驗(yàn)證。對(duì)于嵌入式 SRAM 和其他基于陣列的電路,AFS Mega 可提供精確的模擬結(jié)果。

       Mentor Graphics 和 TSMC 同時(shí)還攜手在 Olympus-SoC 布局和布線平臺(tái)上支持10nm 全著色設(shè)計(jì)方法。Olympus-SoC 改進(jìn)其功能,以支持 10nm 平面規(guī)劃、布局和布線要求包括多尺寸最小布局單元和跨行約束感知標(biāo)準(zhǔn)單元配置(multi-site and cross-row constraints-aware placement)、通孔1的預(yù)著色布線(pre-colored routing for via1)、著色感知最小面積規(guī)則和增量化設(shè)計(jì)規(guī)則(color-aware min area rules, and incremental design rules),同時(shí)還能兼顧到工藝的變異情況。

       Mentor Graphics 還對(duì)產(chǎn)品進(jìn)行了調(diào)整以簡(jiǎn)化多工藝技術(shù)的設(shè)計(jì)和驗(yàn)證流程。例如,SmartFill ECO 填充流程可幫助設(shè)計(jì)工程師應(yīng)付其最后的設(shè)計(jì)變更。Calibre 工具的多重曝光功能采用的全新多重曝光圖表簡(jiǎn)化技術(shù)可減少運(yùn)行時(shí)間和除錯(cuò)工作。Mentor Graphics 聯(lián)合 TSMC 對(duì) Delta-V 檢查的可用性和速度進(jìn)行優(yōu)化,使用 Calibre nmDRC 產(chǎn)品和 Calibre RealTime 工具可協(xié)助客戶應(yīng)付 DRC 和雙重曝光日益復(fù)雜的檢查。設(shè)計(jì)工程師可利用TSMC Sign-off Calibre 產(chǎn)品平臺(tái)的Calibre nmDRC 工具,并結(jié)合 Calibre RealTime 產(chǎn)品來(lái)提升效率并降低整體的 TAT。   Mentor Graphics 與 TSMC 持續(xù)合作,確保為雙方客戶提供的 EDA 工具不僅可針對(duì)最新的制程技術(shù)進(jìn)行優(yōu)化,而且可為其他最尖端的技術(shù)精簡(jiǎn)流程。

關(guān)于Mentor Graphics 

       Mentor Graphics公司是電子硬件和軟件設(shè)計(jì)解決方案(EDA)的全球領(lǐng)導(dǎo)者,為世界上最成功的通信、半導(dǎo)體,計(jì)算機(jī),消費(fèi)電子,汽車電子和國(guó)防軍工公司提供優(yōu)質(zhì)產(chǎn)品、咨詢服務(wù)和支持, 可加快客戶電子及機(jī)械產(chǎn)品的研發(fā)速度,提高產(chǎn)品質(zhì)量,增加成本效益。工程師可借助公司不斷推出的新產(chǎn)品及解決方案,以應(yīng)對(duì)日趨復(fù)雜的電路板及芯片設(shè)計(jì)領(lǐng)域所面臨的挑戰(zhàn)。Mentor Graphics公司擁有行業(yè)內(nèi)最為豐富的頂級(jí)產(chǎn)品線,提供完整的SoC/IC/FPGA/PCB/SI設(shè)計(jì)工具和服務(wù),并且是唯一一家擁有嵌入式軟件解決方案的EDA公司。公司成立于1981年,目前有超過(guò)70家分公司分布世界各地。


本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點(diǎn)。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無(wú)法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問(wèn)題,請(qǐng)及時(shí)通過(guò)電子郵件或電話通知我們,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。