摘  要： 設(shè)計(jì)了一款用于雙極型步進(jìn)電機(jī)的斬波驅(qū)動(dòng)電路，采用可變?cè)鲆娣糯笃鲗?shí)現(xiàn)電流檢測(cè)和角度細(xì)分以提高精度，采用新型低功耗功率放大電路降低芯片功耗，并采用0.35 μm BCD工藝，最高輸出電壓為35 V，驅(qū)動(dòng)能力為±2.5 A。測(cè)試結(jié)果表明，負(fù)載電源靜態(tài)電流為3.9 mA，功率管導(dǎo)通電阻不超過(guò)0.23 Ω，斬波電流誤差小于8%。

　　關(guān)鍵詞： 斬波驅(qū)動(dòng)；電流檢測(cè)；功率放大電路

0 引言

　　步進(jìn)電機(jī)作為控制執(zhí)行元件，它的無(wú)累積誤差[1]等特點(diǎn)使其在數(shù)字控制系統(tǒng)、工業(yè)控制等領(lǐng)域得到了廣泛應(yīng)用，它的性能主要取決于驅(qū)動(dòng)器的設(shè)計(jì)。驅(qū)動(dòng)器中多采用斬波驅(qū)動(dòng)技術(shù)以提高步進(jìn)電機(jī)輸出轉(zhuǎn)矩和電源利用效率，其電路設(shè)計(jì)的好壞決定著角度細(xì)分中微步步距角的精度。在傳統(tǒng)的斬波驅(qū)動(dòng)器設(shè)計(jì)中，電路結(jié)構(gòu)復(fù)雜，精度不高。本文設(shè)計(jì)了一款基于0.35 μm BCD工藝實(shí)現(xiàn)的斬波驅(qū)動(dòng)電路，精確度高、功耗低且可直接由數(shù)字控制實(shí)現(xiàn)角度細(xì)分。

1 斬波驅(qū)動(dòng)系統(tǒng)設(shè)計(jì)

　　斬波驅(qū)動(dòng)電路系統(tǒng)構(gòu)架如圖1所示，包括電流檢測(cè)電路、斬波邏輯控制電路、功率放大電路，其中功率放大電路由柵極驅(qū)動(dòng)級(jí)電路和H橋電路組成。當(dāng)電流檢測(cè)電路檢測(cè)到電機(jī)線圈電流達(dá)到額定值后復(fù)位SR鎖存器，使線圈電流進(jìn)入衰減狀態(tài)，開關(guān)K0打開，外接RC振蕩器衰減到VL電壓后置位SR鎖存器，線圈電流重新進(jìn)入充電狀態(tài)。上述過(guò)程不斷重復(fù)，使線圈電流在斬波意義上逼近恒定值。

　　對(duì)于斬波驅(qū)動(dòng)電路來(lái)說(shuō)，斬波電流精度和功耗是兩個(gè)重要指標(biāo)，斬波電流精度主要受電流檢測(cè)電路精度影響，功耗主要由功率放大電路設(shè)計(jì)的好壞決定。因此電流檢測(cè)電路和功率放大電路的設(shè)計(jì)是整個(gè)系統(tǒng)設(shè)計(jì)的關(guān)鍵。

2 電流檢測(cè)電路設(shè)計(jì)

　　電流檢測(cè)有多種實(shí)現(xiàn)方式[2]，如圖1所示，該結(jié)構(gòu)采用串聯(lián)電阻法，結(jié)構(gòu)簡(jiǎn)單穩(wěn)定、精度高且無(wú)帶寬限制。由于電機(jī)相電流會(huì)達(dá)到安培量級(jí)，出于對(duì)功耗和功能的考慮，串聯(lián)電阻RS阻值較小，采樣電壓VS限制在很小的范圍內(nèi)。

　　微步細(xì)分[3]的傳統(tǒng)設(shè)計(jì)常采用DAC將量化的正弦波數(shù)據(jù)轉(zhuǎn)化為模擬參考電壓VREF，再通過(guò)比較器比較VREF與VS的相對(duì)大小，進(jìn)而控制相電流形成按正余弦規(guī)律變化的階梯波，由于采樣電壓Vs值很小，對(duì)比較器精度有很高要求。

　　針對(duì)上述問(wèn)題，本文提出了一種改進(jìn)型的電流檢測(cè)電路。如圖2所示，將采樣電壓VS經(jīng)非線性可變?cè)鲆娣糯笃鞣糯?，然后與固定的參考電壓VREF比較，這樣大大精簡(jiǎn)了電路結(jié)構(gòu)，減小了電路輸入失調(diào)對(duì)檢測(cè)誤差的影響。

　　通過(guò)選取合適的可變?cè)鲆娣糯笃鞯脑鲆?，如式?）所示，其中數(shù)字量D0，D1，…，Dm-1的二進(jìn)制權(quán)重可通過(guò)數(shù)字信號(hào)D[3：0]控制相電流幅度形成按正余弦規(guī)律變化的階梯波，進(jìn)而實(shí)現(xiàn)最高1/16步進(jìn)的角度細(xì)分。

　　電路中各模塊輸入失調(diào)的影響如式（2）所示，其中vos_VGA和vos_COM分別表示可變?cè)鲆娣糯笃骱捅容^器的輸入失調(diào)電壓，由此可知上述失調(diào)電壓僅僅在相電流較小時(shí)對(duì)精度有影響，而此時(shí)D取較大二進(jìn)制數(shù)，vos_COM對(duì)精度影響可忽略不計(jì)。

　　此結(jié)構(gòu)中可變?cè)鲆娣糯笃鞯脑O(shè)計(jì)是重點(diǎn)，它要求能放大接近地電平的正電壓小信號(hào)、精確度高并且輸入失調(diào)電壓小，本文通過(guò)改變輸出電阻實(shí)現(xiàn)增益改變[4]，具體電路如圖3所示，圖中省去了控制信號(hào)D[2：0]到Y(jié)0，Y1，…，Y7的譯碼電路。

　　圖3中MP4、MP5、Q2、MP6、MP7、R2構(gòu)成一個(gè)反饋系統(tǒng)；MP4、MP5、Q2構(gòu)成前置放大器，Q2工作在放大區(qū)，VQ1與VQ2為輸入信號(hào)；MP6、MP7、R2構(gòu)成反饋網(wǎng)絡(luò)。由于MP4、MP5構(gòu)成共源共柵結(jié)構(gòu)，VP1處輸出電阻很高，可以認(rèn)為工作過(guò)程中VQ1與VQ2差值恒定，那么流過(guò)MP7的電流變化量?駐iMP7如式（3）所示，其中駐VQ1、VQ2表示VQ1、VQ2的電壓變化量。

　　圖3中MP2、MP3、Q1、R1構(gòu)成升壓電路，并與MP4、MP5、Q2、R2結(jié)構(gòu)對(duì)稱且對(duì)應(yīng)器件參數(shù)相同，MN0為二極管Q1、Q2提供基極電流。同樣地，有?駐VQ1=?駐VS，并且當(dāng)輸入電壓VS為零電平時(shí)，忽略輸入失調(diào)電壓，流過(guò)MP7的電流為零，滿足了放大接近地電平正電壓小信號(hào)的目的。此外MP2、MP3構(gòu)成的電流鏡結(jié)構(gòu)，使得升壓電路受電源VCC的波動(dòng)影響很小，避免了傳統(tǒng)檢測(cè)電路中上拉電阻結(jié)構(gòu)受電源電壓波動(dòng)影響的弊端。

　　MP6、MP7與MP8、MP9構(gòu)成共源共柵電流鏡且對(duì)應(yīng)器件參數(shù)相同，有iMP7=iMP8；輸出電壓VG與輸入電壓VS的關(guān)系如式（4）所示，其中R3，R4，…，Rm+3表示串聯(lián)進(jìn)MP8、MP9支路的電阻：

3 低功耗功率放大電路設(shè)計(jì)

　　本設(shè)計(jì)的功率放大電路中采用H橋結(jié)構(gòu)，H橋橋臂上下管都采用N型電力MOSFET[5]，并通過(guò)并聯(lián)盡量多的電力MOSFET來(lái)獲得較低的導(dǎo)通電阻。

　　上管作為高壓側(cè)開關(guān)管，其柵極驅(qū)動(dòng)電路如圖4所示，其中MN0表示上管，為保證其較低的導(dǎo)通電阻，通過(guò)電荷泵得到高于負(fù)載電源電壓VBB大約5 V的柵極驅(qū)動(dòng)電壓VCP[6]。

　　圖4中，VP和VN是數(shù)字開關(guān)信號(hào)Vinh經(jīng)電平轉(zhuǎn)換電路產(chǎn)生的模擬開關(guān)信號(hào)，高低電平分別為VCP和VBB，VP與Vinh同相，VN與Vinh反相。

　　當(dāng)Vinh為高電平MN3管打開，VOUT端通過(guò)D1、MN3、MN4形成對(duì)地的電流通路，VB拉低到VOUT電壓以下，以保證MN1處于關(guān)閉狀態(tài)；同時(shí)打開MP0管，從而對(duì)MN0管柵極迅速充電并打開，其中R0為限流電阻。在上管打開期間，VOUT保持高電壓，D1、MN3、MN4通路會(huì)有持續(xù)漏電流，因此MN7選用較小尺寸同時(shí)增加MN5、MN6管，在Vinh變?yōu)楦唠娖剿查g產(chǎn)生一個(gè)高電平脈沖Vm打開MN5管，為MN1柵極電荷提供額外的泄放通路，降低靜態(tài)電流，減小導(dǎo)通時(shí)間。

　　當(dāng)Vinh為低電平時(shí)，MN3、MP0管關(guān)閉，MP1、MP2管打開，VCP端通過(guò)R1、MP2、D2形成到VOUT的通路，VA拉高并保持高于VOUT電壓6 V左右，VB通過(guò)MN2跟隨VD升高打開MN1管，從而使MN0柵極電容迅速放電并關(guān)斷；同樣地，由于在上管關(guān)閉期間R1、MP2、D2通路存在持續(xù)漏電流，因此R1選擇大阻值以降低靜態(tài)電流，MP1、MN2為MN1提供低阻抗充電通路，大大降低關(guān)閉時(shí)間。

　　上述設(shè)計(jì)中較小的靜態(tài)電流和開關(guān)時(shí)間保證了較低的靜態(tài)功耗和開關(guān)功耗。

　　下管柵極驅(qū)動(dòng)電路如圖5所示，數(shù)字控制信號(hào)Vinl通過(guò)電平轉(zhuǎn)換電路MP0′、MN1′對(duì)下管MN0′充放電，從而實(shí)現(xiàn)功率管的打開和關(guān)閉。R0′、R1′、D0′與上管驅(qū)動(dòng)中R0、R1、D0作用一致。

　　為了避免橋臂直通，本電路在柵極控制信號(hào)Vinh和Vinl之間了設(shè)置合理的死區(qū)時(shí)間，使兩者同時(shí)為零。

　　在柵極驅(qū)動(dòng)電路中，限流電阻的選擇對(duì)于開關(guān)功耗至關(guān)重要。減小限流電阻阻值能減小開關(guān)時(shí)間及開關(guān)功耗，但若過(guò)小，開關(guān)功耗有可能不會(huì)降低反而急劇升高。

　　考慮到功率管的極間電容，柵極驅(qū)動(dòng)電路如圖6所示。該圖表示上管MN0關(guān)閉，下管MN0′打開瞬間的情況。下管MN0′打開，VOUT電壓下降，下管柵極驅(qū)動(dòng)僅對(duì)米勒電容CGD2充電，充電電流為i0，此時(shí)MN0′的柵源電壓恒定且近似為功率管閾值電壓VTH。VOUT下降速率如式（5）所示，為定值。因?yàn)镸P0′的導(dǎo)通電阻相比限流電阻R0′較小，式中忽略了它的影響。

　　上管MN0的柵源電壓VGS1由式（6）給出，其中RMN1表示MN1的導(dǎo)通電阻。

　　通過(guò)式（6）并且考慮電力MOSFET的特點(diǎn)，VGS1的最大值VGS1_MAX簡(jiǎn)化表達(dá)式為：

　　由式（7）可以得出，若要減小關(guān)閉時(shí)間，需減小限流電阻R0′，同時(shí)要增加MN1管面積來(lái)減小RMN1，因此存在性能與面積間的折中關(guān)系。同樣，對(duì)于上管驅(qū)動(dòng)中限流電阻R0有同樣關(guān)系式。

　　另外過(guò)高的dVout/dt會(huì)引起晶體管反向恢復(fù)電流增加，導(dǎo)致功率管源-漏極電壓超過(guò)干線電壓VBB造成晶體管擊穿，上述情況需要同時(shí)加以考慮，選取最合適的限流電阻R0′值。

4 仿真與測(cè)試結(jié)果

　　圖7給出了帶載步進(jìn)電機(jī)正常工作時(shí)VS電壓所反映的斬波過(guò)程，VS經(jīng)歷正電壓、負(fù)電壓和零電壓分別代表電機(jī)線圈充電、快衰減和滿衰減。

　　圖8給出了角度細(xì)分下帶載步進(jìn)電機(jī)正常工作時(shí)VS電壓，圖8（a）是1/16步進(jìn)時(shí)的整體正弦波形，圖8（b）是1/4步進(jìn)時(shí)的局部臺(tái)階。波形的毛刺是正常工作過(guò)程中續(xù)流體二極管的反向恢復(fù)電流引起的。

　　其他主要參數(shù)的詳細(xì)測(cè)試結(jié)果以及目標(biāo)值如表1所示。測(cè)試結(jié)果顯示了該電路具有較低的功耗和較高的斬波電流控制精度，很好地實(shí)現(xiàn)了設(shè)計(jì)目標(biāo)。

5 結(jié)論

　　本文完成了應(yīng)用于兩相雙極性步進(jìn)電機(jī)的斬波橫流驅(qū)動(dòng)電路設(shè)計(jì)，測(cè)試結(jié)果表明滿足驅(qū)動(dòng)能力要求，具有較高的精度較低的靜態(tài)功耗以及動(dòng)態(tài)功耗，并且易集成角度細(xì)分控制。同樣的結(jié)構(gòu)也可以應(yīng)用于三相及以上的步進(jìn)電機(jī)驅(qū)動(dòng)芯片或者直流電機(jī)中，因此具有廣泛用途。

參考文獻(xiàn)

　　[1] 仝建，龍偉，李蒙，等.高精度高可靠步進(jìn)電機(jī)控制系統(tǒng)的設(shè)計(jì)及應(yīng)用[J].電子技術(shù)應(yīng)用，2013，39（12）：41-44.

　　[2] Hassan Pooya Forghani-zadeh， Gabriel A. Rincon-Mora. Current-sensing techniques for DC-DC converters[J]. IEEE Circuits and Systems， 2002（2）：577-580.

　　[3] Erisson. Industrial circuits application note-microsteppong [Z]. 2003，4，4.

　　[4] MOSTAFA， EMBABI， ELMALA. A60 dB， 246 MHz CMOS variable gain amplifier for Sub-sampling GSM receivers[A]. I SLPED [C]. Califormia， USA， 2001：117-122.

　　[5] BALLAN H， DECLERCQ M. High voltage devices and circuit in standard CMOS technologies[M]. Netherland， Kluwer Academic Publisher， 1999：52-75

　　[6] WU C M， LAU Winghong， Chung H S. Analytical techique for calculating the output harmonice of an H-bridge inverter with dead time[J]. IEEE Transactions on Circuit and System-I： Fundamental Theory and Applications， 1999，46（5）：617-627.