開發(fā)PCI Express (PCIe) 4.0互連介面規(guī)格的工程師們，已經(jīng)在實(shí)驗(yàn)室里將其傳輸速度推到了16 GT/s (GTransfers/second);但遺憾的是，此恐怕會(huì)是銅線互連規(guī)格最后一次大躍進(jìn)的新規(guī)格，最終版本恐怕在2017年初之前難以出世。
負(fù)責(zé)開發(fā)最新PCI Express規(guī)格的PCI SIG預(yù)期，0.7版的PCIe 4.0可在今年底完成，但屆時(shí)該技術(shù)并不會(huì)有太大的變化。而在PCIe 4.0正式公布之前，包括Cadence與Synopsys等廠商，都將于近日舉行的年度PCI SIG大會(huì)上發(fā)表PCIe 4.0的PHY與控制器功能區(qū)塊IP。
在PCIe 4.0新標(biāo)準(zhǔn)問世之前，重要的工作包括對(duì)該互連技術(shù)進(jìn)行微調(diào)，以及取得工程師們對(duì)新規(guī)格參數(shù)的共識(shí);這些步驟非常重要，因?yàn)橐谳^短的傳輸距離達(dá)到更高的速度，會(huì)為某些系統(tǒng)，例如大量使用PCIe介面的伺服器，帶來需添加重定時(shí)器(retimer)的成本。
4.0 版本的PCIe規(guī)格可能會(huì)比以往的版本花更長(zhǎng)時(shí)間才能完成開發(fā)，這是因?yàn)镻CI SIG選擇將銅線互連的能力發(fā)揮到極限、最大化資料傳輸速率，目標(biāo)是達(dá)到上一代PCIe 3.0的兩倍。PCI SIG主席Al Yanes接受EE Times美國(guó)版訪問時(shí)表示：“我們正達(dá)到16G的速率;這在幾年前我們還認(rèn)為是不可能的。”
“基本傳輸距離仍有待驗(yàn)證，但原則上是7寸左右;”領(lǐng)導(dǎo)PCI SIG多年的Yanes指出：“較長(zhǎng)的傳輸距離是15寸左右，以兩個(gè)連接器搭配重定時(shí)器。PCIe 3.0也采用重定時(shí)器，現(xiàn)在我們需要采用該裝置以縮短長(zhǎng)通道?！?/p>
4.0版本的PCIe規(guī)格會(huì)是最后一代的銅線互連規(guī)格，其速率將加倍
PCIe 4.0將采用新型連接器，但該標(biāo)準(zhǔn)將可在機(jī)構(gòu)與電氣規(guī)格上向后相容目前的8GT PCIe 3.0。Yanes表示：“我們已經(jīng)針對(duì)連接器做了很多分析，嘗試過各種可能的方案;我們的電氣工作小組有一些頂尖工程師，他們?cè)谄渲写箫@身手──我們很 興奮地看到有大量的活動(dòng)以及產(chǎn)業(yè)界的參與?！?/p>
邁向光學(xué)互連的未來
在2017年之后，我們可以很輕易地推斷，屆時(shí)工程師們?nèi)粢獙⑻幚砥餍阅芡浦翗O限，會(huì)需要光學(xué)連結(jié)技術(shù);在過去20年來，已經(jīng)有一些光學(xué)板卡以及晶片互連技術(shù)的研發(fā)，但到目前為止，銅線仍能支援所需的資料速率，而且成本比任一種光學(xué)互連方案都低。
對(duì) 此Yanes表示：“我相信工程師們會(huì)在需要的時(shí)候，找到具成本效益的(光學(xué)互連)方案──其實(shí)早在四年前產(chǎn)業(yè)界就積極推動(dòng)光學(xué)互連規(guī)格?！辈贿^目前 PCI SIG還沒有著手進(jìn)行光學(xué)互連規(guī)格的開發(fā);考量到時(shí)間表，也有可能會(huì)有其他替代方案冒出頭來，例如研究人員已經(jīng)在利用各種形式的電容或電感耦合技術(shù)之無線 晶片對(duì)晶片互連技術(shù)開發(fā)上有不錯(cuò)進(jìn)展。
有鑒于要達(dá)到高傳輸速率所面臨的各種挑戰(zhàn)，新版本PCIe規(guī)格進(jìn)展腳步較慢是可預(yù)期的;再加上對(duì)PCIe需求量最大的PC產(chǎn)業(yè)領(lǐng)域目前處于低迷狀態(tài)，也不再積極追逐更快的速度、更高的性能。Yanes表示：“現(xiàn)在更受矚目的議題是低功耗?！?/p>
而PCI SIG也針對(duì)PCIe在行動(dòng)裝置的應(yīng)用，開發(fā)一系列相關(guān)規(guī)格與技術(shù)，其中包括PCIe 4.0中對(duì)四分之一電壓擺動(dòng)狀態(tài)(quarter-swing states)的支援;其功耗從PCIe 1.0所支援的半電壓擺動(dòng)(half swings)之400mW，進(jìn)一步降低至200mW。
此 外PCI SIG預(yù)定在今年秋天發(fā)表1.0版的OcuLink──采用4個(gè)PCIe 3.0 8GT/s連結(jié)的PCIe纜線版規(guī)格;該規(guī)格被視為蘋果(Apple)與英特爾(Intel)共同開發(fā)之Lightning互連介面之替代方案。但 OcuLink是否能在隨處可見的USB與新興Lightning互連介面環(huán)伺的市場(chǎng)上，找到可立足之地，恐怕就是產(chǎn)業(yè)界要好好想想的問題了。
纜線版PCIe規(guī)格OcuLink一開始將透過4個(gè)8GT/s連結(jié)提供32Gbits/s傳輸速率