Silicon Labs推出適用于無線基礎設施應用的業(yè)界最高整合度時脈IC，此無線基礎設施應用包含小型基地臺(small cell)和大型基地臺(macro cell)。Silicon Labs的新型Si5380時脈產(chǎn)生器是業(yè)界首款足以取代低相位雜訊整數(shù)N分頻時脈、壓控振蕩器(VCXO)、離散式回路濾波器和電壓穩(wěn)壓器的單晶片元件。Si5380時脈IC提供了媲美傳統(tǒng)離散式解決方案的相位雜訊效能，同時在封裝尺寸、物料成本(BOM)、功耗、效能和易用性方面提供顯著優(yōu)勢。

　　根據(jù)Cisco最近的一項研究顯示，在影音串流服務和IoT連結裝置廣泛部署的推動下，全球行動數(shù)據(jù)總流量在2014年至2019年間將可能飆升近十倍。雖然基地臺供應商正在開發(fā)新的4G/LTE設備以增加網(wǎng)路容量和覆蓋范圍，但是對于小型基地臺而言，設計難度則日益增加，因為在擁擠的城市環(huán)境中，它們經(jīng)常被部署到空間和功耗受限的室外位置。Silicon Labs的新型Si5380時脈IC是業(yè)界首款單晶片無線時脈IC，特別針對尺寸、功耗、整合度和效能進行了最佳化，使其成為小型基地臺應用的理想選擇。

　　Si5380時脈IC藉由Silicon Labs最新的第四代DSPLL技術，特別為下一代小型和大型基地臺遠端射頻前端(RRH)設計提供最佳化解決方案。DSPLL技術創(chuàng)新的雙回路混合訊號架構在數(shù)位鎖相回路(PLL)架構中整合了一個高效能的15GHz類比壓控振蕩器，消除了通常所需的離散式回路濾波器和低壓差(LDO)穩(wěn)壓器，使得此款時脈解決方案能夠提供超低相位雜訊時脈合成和最佳PLL整合度的完美組合。

　　相較于基于VCXO的時脈IC解決方案，Si5380時脈元件可減少66%的PCB面積、降低30%的功耗。今日的小型基地臺通常功耗預算受限，并且一般采用乙太網(wǎng)路供電(PoE)技術供電，因此高能效的時序元件特別重要。藉由在DSPLL中整合所有PLL和電源穩(wěn)壓電路，Si5380晶片能夠提供絕佳的電路板層級雜訊抑制、電源雜訊抑制和在操作溫度范圍內一致、可重復的相位雜訊效能。

　　基于VCXO的時脈解決方案，在震動環(huán)境下通常導致寄生效能衰減，而Si5380晶片整合的DSPLL技術無論在任何系統(tǒng)環(huán)境下都能夠提供優(yōu)異的寄生響應。此外，Si5380時脈晶片在鎖定到高抖動輸入時脈后能夠保證低相位雜訊，確保資料轉換器效能不會受到外部影響而衰減。Si5380能夠產(chǎn)生高達1.47456 GHz的4G/LTE頻率，并提供12路獨立的可配置時脈輸出，為相容于JESD204B標準的資料轉換器、FPGA和其他邏輯元件提供時序服務。

　　Silicon Labs時序產(chǎn)品行銷總監(jiān)James Wilson表示：“Si5380時脈是目前業(yè)界最高整合度的時序解決方案，其可滿足小型和大型基地臺在各類環(huán)境條件下對于精巧PCB封裝、低功耗、可用性和營運商等級相位雜訊效能的需求。Silicon Labs高整合度的DSPLL時脈架構結合易于使用的ClockBuilder Pro軟體，大幅簡化了當今異質(heterogeneous)無線網(wǎng)路所需時脈合成和抖動衰減的設計難度?！?/p>

　　為簡化無線基地臺的時脈樹設計，Silicon Labs的ClockBuilder Pro軟體能協(xié)助設計人員在五分鐘內產(chǎn)生可編程的Si5380時脈配置，進一步最小化軟體開發(fā)成本。無需為客制化時脈晶片等待數(shù)月，設計人員只需透過ClockBuilder Pro簡單的上傳其客制化配置到Silicon Labs工廠預燒錄的Si5380時脈樣品，就能夠在兩周內出貨。藉由業(yè)界最短的客制化樣品交貨時間，客戶能夠大幅加速整個產(chǎn)品開發(fā)過程。